神电测控-CSDN博客

原创《LabVIEW FPGA开发宝典》第9章：利用树莓派Linux RT+FPGA PCIe实现国产化RIO

1、引言：神电测控为什么要做支持LabVIEW直接编程的树莓派+PCIe+FPGA国产化cRIO（图形化、国产化、定制化、模块化、成本化）在很多嵌入式设备里面，除了FPGA外，一般还会存在一个运行实时系统的控制器，比如NI的cRIO设备，就是其中一种典型的代表。这种设备跟我们平时将FPGA插到电脑或者工控机上有些许不同，电脑和工控机主板上的CPU一般都是Intel X86结构，运行的系统一般都是非实时的Windows系统，这种主板的功耗和体积一般都比较大。随着ARM内核的兴起，小型嵌入式设备逐步崛起，并

2021-06-16 00:06:05 4875

原创 LabVIEW FPGA PCIe开发宝典-实战篇：实验63：PCIe DMA+16位8通道ADC（模拟数据采集卡）

1、实验内容现在很多电脑PC或者工控机主板上面都集成了PCIe插座，可以直接插入PCIe板卡，优点是卡槽标准，插拔简单，传输速度极快。对于高速采集测试测量领域，PCIe用途非常广泛，最大极限带宽可以到6.6GB/s，这个速度可以直接用来做高速示波器卡、数字化仪、RF射频板卡和视频采集卡了。本节实验我们准备采用黑金提供的AN706模块（AD7606），上面有1颗16位8通道高精度ADC芯片，结合PCIe总线实现8路并行采样率（最大200KS/s）可调节的PCIe数据采集卡，直接插到PC或者工控机或者工业树

2021-03-28 17:31:21 6597 1

原创 LabVIEW FPGA PCIe开发讲解-实战篇：实验61：PCIe DMA+8位ADC（模拟数据采集卡）

1、实验内容现在很多电脑PC或者工控机主板上面都集成了PCIe插座，可以直接插入PCIe板卡，优点是卡槽标准，插拔简单，传输速度极快。对于高速采集测试测量领域，PCIe用途非常广泛，最大极限带宽可以到6.6GB/s，这个速度可以直接用来做高速示波器卡、数字化仪、RF射频板卡和视频采集卡了。本节实验我们准备采用黑金提供的AN108模块（AD9280），上面有一颗8位高速ADC芯片，结合PCIe总线实现一个采样率（最大32MS/s）可调节的PCIe数据采集卡，直接插到PC或者工控机或者工业树莓派上使用。下

2021-03-28 01:31:29 7981 1

原创 LabVIEW FPGA PCIe开发讲解-7.7节：上位机PC端Memory应用程序开发（LabVIEW/C调用DLL文件，神电提供lvlib库）

当FPGA硬件被系统识别成功后，我们就可以编写一个上位机PC端的应用程序来与之通信，比如用来监控下位机FPGA前面板上的控件值或者下发控制指令给FPGA了。为了方便广大用户的使用，我们将2上2下共计4个通道的中间层Memory读写通道传输也封装到前面给用户介绍过的那个DLL动态链接库里面了，这样对于使用不同编程语言（C\C++\C#\Python）开发上位机应用程序的用户来说，直接调用我们封装好的DLL驱动就可以了。这个DLL位于本书配套的云盘里面，如图7-74所示。图7-74：我们给用户封装好的包含8

2021-03-28 00:38:06 1668 2

原创 LabVIEW FPGA PCIe开发讲解-7.6节：LabVIEW FPGA PCIe 2通道Memory Socket CLIP 讲解（可以变相实现通过PCIe读写FPGA前面板控件等状态信息）

前面7.4节我们给用户讲解了PCIe下的FIFO DMA高速传输通道的用法，FIFO顾名思义就是在保证数据不丢失的情况下，高速传输，特别适合那些数据采集、图像采集、波形回放等应用；本节我们给用户介绍另外一种相对慢速的通道，只要不断电可以一直保存数据的存储器，也称之为Memory。这里我们说的Memory并不是LabVIEW FPGA芯片里面的存储器，而是Xillybus官方PCIe IP核里面封装的Memory通道，上位机可以直接通过PCIe总线把上位机要进行读写的地址和数据通过Memory通道下发给FP

2021-03-28 00:31:10 1281

原创 LabVIEW FPGA PCIe开发讲解-7.5节：修改底层XDC约束文件以适配用户自己做的或者第三方的FPGA PCIe硬件

本节我们重点讲解一下一个非常重要的问题：那就是如果用户自己做的板子没有参考黑金AX7103原理图，或者网上买了其他家成熟的PCIe FPGA硬件，那么用户需要注意哪些地方才能让我们封装的LabVIEW FPGA PCIe Socket CLIP完美适配呢？不知道大家还记不记得我们曾在第五章里面，告诉大家如何修改FPGA引脚来适配自己板子上的晶振时钟，让FPGA能够运行起来；同理，PCIe也有几个非常重要的引脚可以在xdc顶层约束文件里面修改。编译的时候会自动覆盖底层网表文件里面的引脚定义。这一点我们比黑金

2021-03-28 00:10:18 1309 1

原创 LabVIEW FPGA PCIe开发讲解-7.4节：LabVIEW FPGA PCIe 8通道DMA Socket CLIP 讲解（神电测控独家提供A和B版本）

本节我们重点给用户讲解一下我们封装好的LabVIEW FPGA下的PCIe CLIP组件功能和用法。这个PCIe CLIP也是我们My FPGA软件工具包的核心组件之一，我们花费了近3个月的时间，将Xillybus官方提供的代码进行移植、修改和适配，并进行了大量的测试验证，最终才把底层的精髓部分PCIe DMA IP封装到LabVIEW FPGA CLIP里面来，并且给用户提供了极其简单的四线握手FIFO接口，所有关于PCIe协议本身的通信都封装到底层去了，用户不需要了解什么是PCIe，一样可以使用LabV

2021-03-28 00:03:23 1727

原创 LabVIEW FPGA PCIe开发讲解-7.3节：FPGA PCIe DMA总线通信开发过程（3个步骤）

LabVIEW FPGA PCIe开发讲解-7.3节：FPGA PCIe DMA总线通信开发过程（3个步骤）要想开发出一个完整的基于PCIe通信的FPGA板卡，需要经历以下3个步骤才能算是完成。首先，用户需要根据实际情况，编写FPGA芯片里面的逻辑代码，比如做一个基于PCIe传输的DAQ采集卡，那么用户需要在FPGA里面利用LabVIEW编写一个ADC采集程序，然后将采集到的数据通过FIFO转移到我们封装出来的PCIe CLIP对应的上行通道里面，或者将上位机下发的数据从FPGA FIFO里面读取出来.

2021-03-27 23:47:42 4279 3

原创 LabVIEW FPGA PCIe开发讲解-7.2节：目前主流的4大Xilinx FPGA PCIe DMA通信IP核讲解

LabVIEW FPGA PCIe开发讲解-7.2节：目前主流的4大Xilinx FPGA PCIe DMA通信IP核讲解（Xilinx官方XAPP1052和XMDA IP、以色列Xillybus多通道DMA IP、国外RIFFA IP、北大EPEE IP）-结论是Xillybus简单易用更方便！1、要开发一个带PCIe或者PXIe接口的FPGA板卡出来，除了硬件本身外，最重要的就是FPGA芯片里面的PCIe通信代码编写，俗称下位机FPGA编程；还有中间层的驱动文件编写以及上位机PC端的应用程序开发。2

2021-03-27 22:56:30 3908 1

原创 LabVIEW FPGA PCIe开发讲解-7.1节：FPGA PCIe/PXIe基础知识和概念概述

LabVIEW FPGA PCIe开发讲解-7.1节：FPGA PCIe/PXIe基础知识和概念概述1、提到PCIe总线通信，相信很多接触过PCIe或PXIe板卡的用户估计都有所了解过，相对于传统的串口、USB和千兆以太网通信协议，PCIe协议本身可以实现更高数量级的总线通信带宽，比如目前Xilinx FPGA KU家族芯片内置的PCIe IP核可以做到6.6GB/s，这样对于那些需要超高带宽的RF射频、数字化仪、高速流盘等应用领域FPGA就有了绝对无法替代的优势了。这也是目前FPGA成为全球最火的芯片原

2021-03-27 22:27:27 3209 1

qq_40694786的博客