![](https://img-blog.csdnimg.cn/2019092715111047.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
Synopsys SV Lab Guide
文章平均质量分 82
Synopsys SV Lab Guide练习笔记
Verification_White
这个作者很懒,什么都没留下…
展开
-
Synopsys SV Lab Guide—router简介
1.管脚图 该router有5个输入,4个输出,除了时钟和复位端口外其它信号端口均为16bits,如上左图;需要注意的是,该模块中每个信号的相同bit位算为“一起的”,即操作的时候是din[0],frame_n[0],valid_n[0]一起操作,而不能din[0],frame_n[1],valid_n[2]跨位操作。 另外该模块儿可以选择从哪路进,从哪路出,相应的路为地址。2.设计说明时钟上升沿触发和采样 输入输出均为串行,即1bit/1clk packe...原创 2021-12-28 20:13:07 · 1892 阅读 · 1 评论 -
Synopsys SV lab guide—lab1
目录0.前言1.Interface代码1.1声明接口1.2声明clocking block1.3声明modport2.test代码3.Test Harness 文件4.波形文件0.前言 在上一篇文章中介绍了该router的端口说明和协议,从这篇文章中我们正式开始做lab1,该lab的目标有以下2点:1.创建interface连接DUT和TB2.根据协议产生复位激励,初始化DUT 该lab搭建起来的组件及连接关系如下草图:...原创 2021-12-28 19:17:22 · 2107 阅读 · 1 评论 -
Synopsys SV Lab Guide—lab2
0.前言该lab的目标有以下2点:1.写一个generator产生随机激励2.将generator产生的随机激励驱动给DUT,按照协议的时序3.通过波形观察结果该lab新添加的所有的操作都是在lab1中的test.sv文件中添加。1.全局变量声明 我们要给DUT发送激励,需要知道发给哪个端口,还要告诉DUT从哪个端口输出,所以首先我们要定义3个变量,如下:bit [3:0] sa; //输入端口,16个端口,用4bits来声明bit[3:0] da; //...原创 2021-12-31 21:30:29 · 1052 阅读 · 2 评论 -
Synopsys SV Lab Guide—lab3
目录0.前言1.全局变量声明2.高层次级函数的确定3. 接收数据函数4.检查函数5.仿真结果6.完整test代码0.前言该lab目标有以下几点:随机化输入端口和输出端口以全面测试DUT 写一个monitor接收DUT的输出 写一个checker自动检查DUT的输出与预期结果是否一致该lab新添加的所有的操作都是在lab2中的test.sv文件中添加。1.全局变量声明 首先由于我们要随机化输入端口和输出端口,所以如果按照前面lab的只...原创 2022-01-03 21:58:24 · 1094 阅读 · 0 评论