S32K144（14）ADC

最新推荐文章于 2024-06-18 20:22:21 发布
最新推荐文章于 2024-06-18 20:22:21 发布
阅读量9k 收藏 65
点赞数 6
分类专栏： S32K144
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41399894/article/details/113781478
版权

1、简介

开发板S32K144+S32DS+JLINK，裸机版的程序编写

S32K14x包含两个12位ADC模块，ADC0和ADC1

  • 应用程序可能需要ADC的连续采样(4K采样/秒)，这可能对CPU有相当大的负载。虽然使用可编程延迟块(PDB)来触发ADC可能会减少一些CPU负载，但当ADC以非常高的速率采样或PDB被绕过时，ADC支持DMA请求功能以获得更高的性能。ADC可以在转换完成时触发DMA(通过DMA请求)。TRGMUX会根据不同的应用需求，使用软件为用户提供更灵活的DMA触发方案，例如，可以在多个ADC转换完成后触发DMA，而不是每次ADC转换完成后触发
  • 双ADC模块支持交错(interleave)采样通道
  • ADC触发源：触发器通过PDB或TRGMUX连接，提供灵活的触发方案，PDB为ADC生成触发器和预触发器(ADC和PDB成对操作，每个PDB通道将有多达8个预触发器用于ADC通道控制，这提供了一个自动触发方案，因此无需CPU参与
  • CMP out、LPIT、RTC和LPTMR能够通过TRGMUX触发每个ADC。LPIT最多支持4个预触发器，这些预触发器只能在每个ADC的ADHWTS0-ADHWTS3上使用。对于其余的外设，需要软件配置来提供预触发器。请参见SIM_ADCOPT[ADCxSWPRETRG]配置软件预触发
  • ADC触发方案。ADC一般支持两种触发方式：默认的触发方案使用PDB触发ADC(建议)。另一个可选的触发方案是使用TRGMUX。请注意对于TRGMUX触发，最多只有4个预触发，SIM_ADCOPT[ADCxTRGSEL]字段用于控制ADC触发源/方案。当ADCxTRGSEL=0时，ADC预触发直接来自PDB。当ADCxTRGSEL=1时，ADC预触发来自TRGMUX，如在LPIT。

注意：在使用TRGMUX时，只有LPIT支持预触发器。对于其他外设，需要使用SIM_ADCOPT[ADCxSWPRETRG]配置软件预触发器

1.1、PDB触发方案是ADC的默认触发方案，

也是建议的触发方式。一个ADC和一个PDB作为一对:PDB0-ADC0, PDB1-ADC1。PDB0和PDB1的触发源可以分别通过TRGMUX_PDB0和TRGMUX_PDB1配置。

这里我们以PDB0-ADC0为例来指定触发方案。

  1. 设置SIM_ADCOPT [ADCxTRGSEL] = 0。
  2. 选择PDB0通道0作为ADC触发源。
  3. PDB0预触发器将直接连接到ADC0 ADHWTS端口来控制通道。
  4. ADC0 COCO信号被直接反馈回PDB0去激活PDB锁定状态。

下图说明了使用PDB触发ADC的典型案例:

1.2、LPIT触发ADC步骤：

LPIT最多支持4个通道，每个通道都有一个触发器和一个预触发器。

  1. 设置SIM_ADCOPT [ADCxTRGSEL] = 1。选择TRGMUX out作为ADC触发源。
  2. 配置TRGMUX以选择LPIT触发器作为ADC触发器和预触发器源。TRGMUX只支持每个ADC最多4个预触发器(pre-trigger0-pretrigger3;其他预触发器不能与TRGMUX一起使用)。
  3. ADC COCO在这种情况下是不需要的。软件必须适应每个ADC转换之间的间隔时间。
  4. 使用TRGMUX允许使用一个LPIT来同时触发两个adc。这是使用TRGMUX触发代替PDB触发的好处之一。

请注意对于除PDB和LPIT之外的触发器源，需要软件提供ADC预触发器。

1.3、被触发后的选择

可以选择触发启用和触发的任意组合;它们是相互独立的。但是在它被选中之后，就不能动态地更改它了。

定义了更改触发器和启用源(触发器和预触发器源)的步骤。改变触发源可以通过以下两种方法中的任何一种随时完成。

1.3.1、方法1

  1. 停止当前触发产生单元。
  2. 等待一个时间周期等于ADC工作时钟的2.5个周期和ADC主机接口时钟的1.5个周期，给锁存最后一个触发器的时间，如果有的话
  3. 轮询所有0的ADC_SC2[TRGSTLAT]的状态，它将在完成所有查询到那时为止的转换后变为0
  4. 更改所需源的选择，然后
  5. 启动新的触发单位

1.3.2、方法2需要立即切换

  1. 停止当前触发产生单元
  2. 通过设置ADC_CFG1[CLRLTRG]刷新触发器处理程序块的所有排队触发器，这将刷新除ADC正在处理的触发器(如果有的话)之外的所有排队触发器
  3. 等待一个时间周期等于ADC工作时钟的总2.5个周期
  4. 等待ADC_SC2[TRGSTLAT]的状态变为全0
  5. 更改所需源的选择，然后启动新的触发单位

请注意如果不遵循上述限制，则可能不会报告此流程错过的触发器

1.4、ADC模块的特点

  • 高达12位分辨率的线性逐次逼近算法
  • 单端12位、10位、8位输出模式
  • 输出为右对齐的无符号格式
  • 单次或连续转换模式
  • 可配置样品时间和转换速度/功率
  • 转换完成/硬件平均完成标志中断
  • 可选软件触发转换/硬件触发AD转换(触发源和通道有相应的PDB模块和TRGMUX配置)
  • 支持可编程自动比较(大于、小于、等于，范围内或超出范围)功能
  • 支持硬件2/4/8/16/32次采样平均输出功能;
  • 外部可选参考电压VREFH/VREFL
  • 自校准功能，保证ADC采样精度，在完成ADC模块初始化后开始ADC采样转换前，必须做自校准(调用S32K SDK ADC组件的相应API函数即可)，才能获得TUE=±4LSB 的转换精度
  • ADC的采样保持时间必须设置的足够长，以满足ADC通道间切换时内部采样电容能够真实反映外部信号的最快变化

2、原理图

无

3、寄存器

3.1、SC1A - aSC1P: ADC Status and Control Register 1

SC1A用于软件和硬件触发模式的操作。

Field

Name

Description

0-5

ADCH

输入通道选择

6

AIEN

转换完成中断使能

7

COCO

转换完成标志

3.2、CFG1: ADC Configuration Register 1

配置寄存器1 (CFG1)选择操作方式、时钟源、时钟分频。

Field

Name

Description

0-1

ADICLK

输入时钟选择

2-3

MODE

选择ADC的分辨率

5-6

ADIV

输入时钟分频

8

CLRLTRG

清除所有锁触发器

3.3、CFG2: ADC Configuration Register 2

CFG2 (Configuration Register 2)在长采样模式下选择长采样时间

Field

Name

Description

0-7

SMPLTS

采样周期选择

3.4、RA - aRP: ADC Data Result Registers

数据结果寄存器(Rn)包含通道ADC转换的结果，下表描述了不同的数据结果寄存器模式的操作。

Field

Name

Description

0-11

D

数据结果

3.5、CV1 - CV2: Compare Value Registers

比较值寄存器(CV1和CV2)包含一个用于比较的比较值

Field

Name

Description

0-15

CV

比较值

3.6、SC2: Status and Control Register 2

状态和控制寄存器2 (SC2)包含ADC模块的转换激活、硬件/软件触发选择、比较功能和电压参考选择

Field

Name

Description

0-1

REFSEL

参考电压选择

2

DMAEN

DMA使能

3

ACREN

配置compare函数，检查被监视的输入的转换结果是否在ACFGT值决定的CV1和CV2的范围之内或之外。

4

ACFGT

配置比较功能，根据ACREN的值对比CV1和CV2的转换结果

5

ACFE

比较功能使能

6

ADTRG

转换触发选择

7

ADACT

转换中标记位

13-14

TRGPRNUM

正在工作的触发器编号

16-19

TRGSTLAT

触发器状态

24-27

TRGSTERR

多路触发器请求出错

对比模式如下：

3.7、SC3: Status and Control Register 3

状态和控制寄存器3 (SC3)控制校准、连续转换、以及ADC模块的硬件平均功能

Field

Name

Description

0-1

AVGS

硬件平均选择

2

AVGE

硬件平均使能

3

ADCO

连续转换模式

4

CAL

ADC校准功能

3.8、BASE_OFS: BASE Offset Register

基偏移寄存器(BASE_OFS)包含校准算法用于确定偏移校准值(OFS)的偏移值。

Field

Name

Description

0-7

BA_OFS

基线偏移误差修正值

3.9、OFS: ADC Offset Correction Register

ADC偏移校正寄存器(OFS)包含校准生成的偏移误差校正值(OFS)

Field

Name

Description

0-15

OFS

偏移误差值

3.10、USR_OFS: USER Offset Correction Register

ADC用户偏移校正寄存器(USR_OFS)包含用户定义的偏移量

Field

Name

Description

0-7

USR_OFS

用户偏移误差修正值

3.11、XOFS: ADC X Offset Correction Register

ADC X偏移校正寄存器(XOFS)包含转换结果错误校正算法中使用的X偏移量

Field

Name

Description

0-5

XOFS

X偏移误差修正值

3.12、YOFS: ADC Y Offset Correction Register

ADC Y偏移校正寄存器(YOFS)包含转换结果错误校正算法中使用的Y偏移量

Field

Name

Description

0-5

YOFS

Y偏移误差修正值

3.13、G: ADC Gain Register

增益寄存器(G)包含整个转换的增益误差校正

Field

Name

Description

0-10

G

增益误差调整因子的整体转换

3.14、UG: ADC User Gain Register

用户增益寄存器(G)包含用户增益误差校正

Field

Name

Description

0-9

UG

用户增益误差调整因子

3.15、CLPS: ADC General Calibration Value Register S

通用校准值寄存器(CLPx)包含由校准函数生成的校准信息

Field

Name

Description

0-6

CLPS

校准值

3.16、CLP3: ADC Plus-Side General Calibration Value Register 3

Field

Name

Description

0-9

CLPS3

校准值

3.17、CLP2: ADC Plus-Side General Calibration Value Register 2

Field

Name

Description

0-9

CLP2

校准值

3.18、CLP1: ADC Plus-Side General Calibration Value Register 1

Field

Name

Description

0-9

CLP1

校准值

3.19、CLP0: ADC Plus-Side General Calibration Value Register 0

Field

Name

Description

0-9

CLP0

校准值

3.20、CLPX: ADC Plus-Side General Calibration Value Register X

Field

Name

Description

0-6

CLPX

校准值

3.21、CLP9: ADC Plus-Side General Calibration Value Register 9

Field

Name

Description

0-6

CLP9

校准值

3.22、CLPS_OFS: ADC General Calibration Offset Value Register S

Field

Name

Description

0-3

CLPS_OFS

电容偏移校正值

3.23、CLP3_OFS: ADC Plus-Side General Calibration Offset Value Register 3

Field

Name

Description

0-3

CLP3_OFS

电容偏移校正值

3.24、CLP2_OFS: ADC Plus-Side General Calibration Offset Value Register 2

Field

Name

Description

0-3

CLP2_OFS

电容偏移校正值

3.25、CLP1_OFS: ADC Plus-Side General Calibration Offset Value Register 1

Field

Name

Description

0-3

CLP1_OFS

电容偏移校正值

3.26、CLP0_OFS: ADC Plus-Side General Calibration Offset Value Register 0

Field

Name

Description

0-3

CLP0_OFS

电容偏移校正值

3.27、CLPX_OFS: ADC Plus-Side General Calibration Offset Value Register X

Field

Name

Description

0-11

CLPX_OFS

电容偏移校正值

3.28、CLP9_OFS: ADC Plus-Side General Calibration Offset Value Register 9

Field

Name

Description

0-11

CLP9_OFS

电容偏移校正值

3.29、SC1AA - SC1Z: ADC Status and Control Register 1

SC1A用于软件和硬件触发模式的操作。

Field

Name

Description

0-5

ADCH

输入通道选择

6

AIEN

转换完成中断使能

7

COCO

转换完成标记

3.30、RAA - RZ: ADC Data Result Registers

数据结果寄存器(Rn)包含通道ADC转换的结果

Field

Name

Description

0-11

D

数据结果

3.31、SIM_ADCOPT: ADC Options Register

此寄存器是那选择ADC触发器，在SIM章节下

Field

Name

Description

0

ADC0TRGSET

ADC0触发器选择

1-3

ADC0SWPRETRG

ADC0软件预触发源

4-5

ADC0PRETRGSEL

ADC0预触发源选择

ADC1从bit 8开始，内容一样

3.32、TRGMUX_ADC0：TRGMUX ADC0 Register

此及寄存器是触发器输入源的选择，其中

Field

Name

Description

 

SELx

触发器输入源选择

31LKTRGMUX寄存器上锁

其中SELx定义为：

再后面全是保留位

4、代码编写


#include "S32K144.h"
#include "led.h"
#include "key.h"
#include "uart.h"
#include "clocks.h"
#include "lptmr.h"
#include "lpit.h"
#include "systick.h"
#include "rtc.h"
#include <stdio.h>
#include <string.h>
#include <stdlib.h>
#include "ftm.h"
#include "pdb.h"

uint32_t ADC_RawResult;
uint16_t ADC_mVResult;

void adc_software_trigger(void)
{
	PCC->PCCn[PCC_ADC0_INDEX] &=~ PCC_PCCn_CGC_MASK;  /* Disable clock to change PCS */
	PCC->PCCn[PCC_ADC0_INDEX] |= PCC_PCCn_PCS(1);     /* PCS=1: Select SOSCDIV2 */
	PCC->PCCn[PCC_ADC0_INDEX] |= PCC_PCCn_CGC_MASK;   /* Enable bus clock in ADC */

	ADC0->SC1[0] |= ADC_SC1_ADCH_MASK;	/* ADCH=1F: Module is disabled for conversions	*/
										/* AIEN=0: Interrupts are disabled */
	ADC0->CFG1 |= ADC_CFG1_ADIV_MASK
				| ADC_CFG1_MODE(1);	/* ADICLK=0: Input clk=ALTCLK1=SOSCDIV2 	*/
									/* ADIV=0: Prescaler=1 					*/
									/* MODE=1: 12-bit conversion 				*/
	ADC0->CFG2 = ADC_CFG2_SMPLTS(12);	/* SMPLTS=12(default): sample time is 13 ADC clks 	*/
	ADC0->SC2 = 0x00000000;			/* ADTRG=0: SW trigger 							*/
									/* ACFE,ACFGT,ACREN=0: Compare func disabled		*/
									/* DMAEN=0: DMA disabled 							*/
									/* REFSEL=0: Voltage reference pins= VREFH, VREEFL */
	ADC0->SC3 = 0x00000000;       	/* CAL=0: Do not start calibration sequence 		*/
									/* ADCO=0: One conversion performed 				*/
									/* AVGE,AVGS=0: HW average function disabled 		*/
	while(1){
		/* Initiate new conversion by writing to ADC0_SC1A(ADCH) */
		ADC0->SC1[0] = ADC_SC1_ADCH(2); /* ADCH = 2: External channel 2 as input */
		/* Wait for latest conversion to complete */
		while(((ADC0->SC1[0] & ADC_SC1_COCO_MASK)>>ADC_SC1_COCO_SHIFT) == 0);
		ADC_RawResult = ADC0->R[0]; /* Read ADC Data Result A (ADC0_RA) */
		ADC_mVResult = (ADC_RawResult * 5000) / (1<<12); /* Convert to mV (@VREFH = 5V) */
	}
}
void adc_pdb_trigger(void)
{
	PCC->PCCn[PCC_ADC0_INDEX] &=~ PCC_PCCn_CGC_MASK;  /* Disable clock to change PCS */
	PCC->PCCn[PCC_ADC0_INDEX] |= PCC_PCCn_PCS(1);     /* PCS=1: Select SOSCDIV2 */
	PCC->PCCn[PCC_ADC0_INDEX] |= PCC_PCCn_CGC_MASK;   /* Enable bus clock in ADC */
	/******************************************************
	* Initialize ADC0:
	* External channel 2, hardware trigger,
	* single conversion, 12-bit resolution
	*
	* NOTE: ADC0->SC1[4] corresponds to ADC0_SC1E register
	******************************************************/
	ADC0->SC1[4] |= ADC_SC1_ADCH_MASK;	/* ADCH=1F: Module is disabled for conversions	*/
	ADC0->CFG1 |= ADC_CFG1_ADIV_MASK
				| ADC_CFG1_MODE(1);	/* ADICLK=0: Input clk=ALTCLK1=SOSCDIV2 	*/
	ADC0->CFG2 = ADC_CFG2_SMPLTS(12);	/* SMPLTS=12(default): sample time is 13 ADC clks 	*/
	ADC0->SC2 = ADC_SC2_ADTRG(1); /* ADTRG = 1: HW trigger */
	ADC0->SC1[4] = ADC_SC1_ADCH(2); /* ADCH = 2: External channel 2 as ADC0 input */
	ADC0->SC3 = 0x00000000;       	/* CAL=0: Do not start calibration sequence 		*/
									/* ADCO=0: One conversion performed 				*/
									/* AVGE,AVGS=0: HW average function disabled 		*/
	/************************************************
	* Initialize PDB0:
	* 1 second period, continuous mode
	* PDB0_CH0 pre-trigger 4 output enabled
	************************************************/
	PCC->PCCn[PCC_PDB0_INDEX] |= PCC_PCCn_CGC_MASK; /* Enable bus clock in PDB */
	PDB0->SC = PDB_SC_PRESCALER(6) /* PRESCALER = 6: clk divided by (64 x Mult factor) */
			| PDB_SC_TRGSEL(15) /* TRGSEL = 15: Software trigger selected */
			| PDB_SC_MULT(3) /* MULT = 3: Multiplication factor is 40 */
			| PDB_SC_CONT_MASK; /* CONT = 1: Enable operation in continuous mode */
	/* S32K 参考手册 1161页有写PDBn CHn对应的ADCn_SC1寄存器  */
	PDB0->MOD = 15625;
	PDB0->CH[0].C1 = (PDB_C1_TOS(0x10) /* TOS = 10h: Pre-trigger 4 asserts with DLY match */
					| PDB_C1_EN(0x10)); /* EN = 10h: Pre-trigger 4 enabled */
	PDB0->CH[0].DLY[4] = 15625; /* Delay set to half the PDB period = 9375 */
	PDB0->SC |= PDB_SC_PDBEN_MASK | PDB_SC_LDOK_MASK; /* Enable PDB. Load MOD and DLY */
	PDB0->SC |= PDB_SC_SWTRIG_MASK; /* Single initial PDB trigger */
	while(1){
		/* Wait for latest conversion to complete */
		while(((ADC0->SC1[4] & ADC_SC1_COCO_MASK)>>ADC_SC1_COCO_SHIFT) == 0);
		ADC_RawResult = ADC0->R[4]; /* Read ADC Data Result E (ADC0_RE) */
		ADC_mVResult = (ADC_RawResult * 5000) / (1<<12); /* Convert to mV (@VREFH = 5V) */
	}
}
void adc_trgmux_trigger(void)
{
	PCC->PCCn[PCC_ADC0_INDEX] &=~ PCC_PCCn_CGC_MASK;  /* Disable clock to change PCS */
	PCC->PCCn[PCC_ADC0_INDEX] |= PCC_PCCn_PCS(1);     /* PCS=1: Select SOSCDIV2 */
	PCC->PCCn[PCC_ADC0_INDEX] |= PCC_PCCn_CGC_MASK;   /* Enable bus clock in ADC */

	ADC0->SC1[0] |= ADC_SC1_ADCH_MASK;	/* ADCH=1F: Module is disabled for conversions	*/
	ADC0->CFG1 |= ADC_CFG1_ADIV_MASK
				| ADC_CFG1_MODE(1);	/* ADICLK=0: Input clk=ALTCLK1=SOSCDIV2 	*/
	ADC0->CFG2 = ADC_CFG2_SMPLTS(12);	/* SMPLTS=12(default): sample time is 13 ADC clks 	*/
	ADC0->SC2 = ADC_SC2_ADTRG(1); /* ADTRG = 1: HW trigger */
	ADC0->SC1[0] = ADC_SC1_ADCH(12); /* ADCH = 12: External channel 12 as ADC0 input */
	ADC0->SC3 = 0x00000000;       	/* CAL=0: Do not start calibration sequence 		*/
									/* ADCO=0: One conversion performed 				*/
									/* AVGE,AVGS=0: HW average function disabled 		*/
	/************************************************
	* Configure pin PTB5 as TRGMUX_IN0
	************************************************/
	PCC->PCCn[PCC_PORTA_INDEX] = PCC_PCCn_CGC_MASK; /* Enable clock gate for PORTB */
	PORTA->PCR[6] = PORT_PCR_MUX(6); /* Mux = 6: PTB5 as TRGMUX_IN0 */
	/* Select TRGMUX_IN0 as ADC0 Trigger Mux input source 0 */
	TRGMUX->TRGMUXn[TRGMUX_ADC0_INDEX] = TRGMUX_TRGMUXn_SEL0(2U);

	/************************************************
	* SIM Configurations for ADC triggering:
	* Pre-trigger source: Software pre-trigger
	* Trigger select: TRGMUX output
	***********************************************/
	SIM->ADCOPT = SIM_ADCOPT_ADC0PRETRGSEL(2) /* ADC0PRETRGSEL = 10b: Software pretrigger */
				| SIM_ADCOPT_ADC0SWPRETRG(4) /* ADC0SWPRETRG = 100b: SW Pre-trigger 0 */
				| SIM_ADCOPT_ADC0TRGSEL(1); /* ADC0TRGSEL = 1: TRGMUX output as trigger */
	while(1){
		/* Wait for latest conversion to complete */
		while(((ADC0->SC1[0] & ADC_SC1_COCO_MASK)>>ADC_SC1_COCO_SHIFT) == 0);
		ADC_RawResult = ADC0->R[0]; /* Read ADC Data Result E (ADC0_RE) */
		ADC_mVResult = (ADC_RawResult * 5000) / (1<<12); /* Convert to mV (@VREFH = 5V) */
	}
}
int main(void)
{
	WDOG_disable();        /* Disable WDOG */
	SOSC_init_8MHz();      /* Initialize system oscilator for 8 MHz xtal */
	SPLL_init_160MHz();    /* Initialize SPLL to 160 MHz with 8 MHz SOSC */
	NormalRUNmode_80MHz(); /* Init clocks: 80 MHz sysclk & core, 40 MHz bus, 20 MHz flash */
	adc_pdb_trigger();
	while(1){

	}
    return 0;
}

此篇是软件触发->pdb触发->pdb触发in back-to-back mode->TRGMUX触发->LPIT触发

 

Suifqwu
关注
  • 6
    点赞
  • 踩
  • 65
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
NXPS32K144的可编程延时块(PDB)的理解
weixin_43626341的博客
01-09 6347
PDB基本原理1.Programmable delay block (PDB)的逻辑框图2.核心功能实现2.1.输入trigger的选择2.2.trigger和pre-trigger的输出2.2.1.pre-trigger channel-trigger2.2.2.trigger lock2.3.脉冲输出2.4.中断2.5.DMA3.使用实例 1.Programmable delay block (PDB)的逻辑框图 从上图中可以看出PDB是由计数器+比较器+控制寄存器组成，对输入的triggger进行选
S32K系列之PDB框图详解及PDB触发ADC
zz56z56的博客
10-01 9088
可编程延迟模块PDB，PDB可提供从内部或外部触发或可编程间隔信号到ADC硬件触发输入的可控制延迟。 PDB可以选择提供脉冲输出，用作CMP块中的采样窗口。 S32K系列的PDB资源如下表： PDB功能框图 在下图中，以下字母表示的意义： N：PDB通道的总数 n：PDB通道号，范围从0到N-1 M：每个PDB通道的总可用预触发 m：预触发编号，范围从0到M-1 Y：脉冲输出的总数 y：脉冲数...
S32K144-PDB-ADC_backtoback-DMA-ISR-S32DS_s32k144pdb定时器ADCDMA_s32
09-11
s32k144PDBADCDMA转换编程，有很好的测试参考，可以参考这个MCU
S32K144：13.ADC单通道转换
qq_43789604的博客
10-24 2775
1.时钟使能 2.引脚配置 3.ADC配置 4.采样通道配置 本例中使用PTD4，通道6 5.奉上代码 #include "Cpu.h" #include "led.h" volatile int exit_code = 0; #define ADC_VREFH 5.0f #define ADC_VREFL 0.0f float adcValue; float adcVol; uint16_t adcRawValue; uint16_t adcMax; /** * @brief ADC
基于S32K144驱动NSD8308
最新发布
北极熊的脖子（16605192620@163.com）
06-18 1292
纳芯微主推的八路半桥驱动，目标应用有汽车空调风门电机、后视镜调节/折叠电机、通用继电器或LED小灯。该芯片支持同时、顺序或并行模式驱动直流电机，并支持电机的正转、反转、慢速衰减和快速衰减操作。NSD8308内部有8个可配置的PWM发生器，可以用于启动或堵转条件下限制电机电流或者对LED灯进行调光。
S32K144—基于MBD的BLDC六步换相算法
小胡同学的工程师学习之路
01-03 1092
基于MBD的BLDC六步换相算法
关于不同电机控制策略下ADC采样时序的问题
小胡同学的工程师学习之路
04-11 3333
无论是有感还是无感，FOC还是BLDC，ADC采样都是非常重要的一环，其中难点在时序，采什么？何时采样？怎么采样？持续时间？都是值得去探究的问题。
S32K144之ADC
m0_38012497的博客
11-27 3265
S32K144之ADC
S32K144 ADC硬件触发源
m0_56121792的博客
07-02 2045
如果一个触发器请求再次出现在任何PDB/TRGMUX pre-trigger[3:0]触发器上，而它正在被ADC处理或已经锁存在触发器处理程序中，则忽略新请求，并在寄存器ADC_SC2[TRGSTERR]中指出该触发器的错误。除此之外，使用时应该在通道4及以上（ADHWTSE ~ ADHWTSP）使用直接触发路径，在通道0到3（ADHWTSA ~ ADHWTSD）上使用PDB触发，或者在通道0到3上仅使用TRGMUX路径。（2）PDB为ADC生成触发器和预触发器（ADC和PDB成对操作，如PDB0;
S32K3 trgmux配置
enchanter_wick的博客
06-20 748
因此，sel0,sel1,sel2对应的三个不同的触发输入，通过将7bit数据填入对应的sel_x位域，从而选择触发源。每个32bit寄存器只支持4个不同触发输入，对于多个同类触发输出，需要分配多个寄存器。分配了4个寄存器，每个寄存器由支持4个sel_x，刚好满足16个。从图里根本看不出来SEL0,SEL1,SEL2,SEL3是什么意思。这个图的意思不是一个input可以由多个触发源触发。对于ADC12_0模块，它由三个触发输入，分别是。7BIT的SEL位域的值对应可以触发改功能的触发源。
【S32K学习笔记】PIT
weixin_44712171的博客
05-01 3472
文章目录前言一、PIT是什么？二、PIT特性？1.特点2.时钟&中断二、PIT的应用？1.S32DS配置2.常用API3.demo总结 前言 定时器中断，每个平台的实现方式均有差异，从51单片机通过寄存器配置实现定时器周期计数，再到使用HAL库配置STM32的定时器，他们的实现原理都是大同小异的，只不过不同的平台使用的底层库不同，导致实现的方法不同而已。 一、PIT是什么？ Periodic Interrupt Timer (PIT) ： PIT是一个定时器数组，可以用来触发中断和触发器。
S32K144-ADC-CMP_s32k144ADCCMP_
10-01
标题"S32K144-ADC-CMP_s32k144ADCCMP_"表明这是一款基于NXP S32K144微控制器（MCU）的模拟到数字转换器（ADC）和比较器（CMP）的编程实例。在嵌入式系统设计中，ADC和CMP是关键组件，用于处理模拟信号并将其转化为...
S32K144_PDB_ADC_DMA_sdk_rtm_300_300_s32k144PDBADCDMA_s32kadc_
09-30
标题"S32K144_PDB_ADC_DMA_sdk_rtm_300_300_s32k144PDBADCDMA_s32kadc_"提及的关键技术主要涉及NXP的S32K144微控制器（MCU）、脉冲密度调制器（PDB）、模数转换器（ADC）以及直接存储器访问（DMA）。描述中提到的...
S32K144芯片基于FreeRTOS的ADC采集
11-20
在本文中，我们将深入探讨如何在NXP S32K144微控制器上使用FreeRTOS操作系统进行模拟数字转换器（ADC）的数据采集。S32K144是一款高性能、低功耗的MCU，广泛应用于汽车电子、工业控制等领域。FreeRTOS则是一个轻量级...
adc_hwtrigger_s32k144adc_
09-30
ADC程序编写，具有很好测参考，可以参考，此单片机是M4F内核
S32K344之TRGMUX
kk_willbegood的博客
10-20 939
.
S32K144-Auto SAR MCAL层 ADC驱动模块配置详解
小胡同学的工程师学习之路
03-22 2687
②硬件触发（HW-TRIGGER）：ADC通道组通过硬件事件（如边沿触发、定时器等）来启动转换，但该方式只能用于单次转换模式。②连续转换（Continuous Conversion）：在启动转换后，ADC通道组将会自动重复进行转换，而不需要再次触发。①软件触发（SW-TRIGGER）：ADC通道组通过ADC模块提供的服务来启动/停止转换，其可在上述两种转换模式下使用。①单次转换（One-Shot Conversion）：ADC通道组中每个ADC通道只执行一次转换。ADC大家都不陌生，新建，进入，一气呵成。
13、恩智浦-S32K11X：ADC实验
kevin的博客
07-09 2133
13、恩智浦-S32K11X：ADC实验
s32k144adc硬件触发
11-10
s32k144ADC是一种高性能的模数转换器，可以将模拟信号转化为数字信号。硬件触发是一种通过硬件信号来启动ADC转换的方式。 当使用硬件触发时，我们可以通过配置一个外部触发源来决定何时启动ADC转换。一般来说，这个外部触发源可以是来自外部的信号源，如一个定时器或者触发器。通过将这个外部触发源连接到s32k144ADC芯片的触发输入引脚，当外部信号到来时，ADC芯片会根据触发源触发ADC转换的开始。 使用硬件触发可以让我们更精确地控制ADC转换的启动时机，以满足特定的应用需求。例如，在某些实时控制系统中，我们可能需要在特定的时间点对模拟信号进行采样和转换，这时就可以通过配置一个定时器来作为硬件触发源，并将其连接到s32k144ADC芯片的触发输入引脚。当定时器到达设定的时间点时，触发输入引脚上的触发信号会触发ADC转换的开始。 总结来说，s32k144ADC的硬件触发功能可以通过配置外部触发源来决定ADC转换的启动时机，从而更精确地控制数据采样的时间点，满足特定应用的要求。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值