![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
PCIE 协议学习
文章平均质量分 86
pcie 4.0 spec学些
许嵩66
博客内容方便自己记忆
展开
-
PCIE Scrambler
扰码多项式:G(X)=X16+X5+X4+X3+1用于扰码的LFSR如下图所示:Data Link 层 用于配置PL 物理层使能扰码功能的接口以及机制是通过一种特殊的方法实现,协议规范未明确具体实现方案。原创 2024-03-14 15:34:54 · 1112 阅读 · 0 评论 -
PCIE UVM SVT
PCIE中存在UI概念,unit interval 定义为每个bit 传输需要的时间。原创 2024-03-08 15:30:23 · 517 阅读 · 0 评论 -
PCIE 4.0 Power Mangement
当系统希望移除power和clk之前,会发送PME_Turn_Off_Message,设备接收到PME_Turn_Off_Message后返回的PME_TO_AckMessage表示本地已经准备好移除power。在经过常规复位之后组件的所有Function均会进入D0_uninitialized 状态,在经历过过configuration后便会进入D0_active状态,它是PCIE设备的全工作状态。,系统软件无法控制L0 和L0s状态间的迁移过程,这两个状态的迁移只能由ASPM控制。原创 2024-03-01 15:36:31 · 1034 阅读 · 0 评论 -
PCIE 4.0 L0s/L1/L2
L0是PCIE设备正常工作的状态,当设备链路处于非工作状态可以跳转大相应的低功耗状态,L0s是一种可以快速恢复到L0的低功耗状态;L1必须经过Reovery状态才可以恢复到L0状态;L2需要从Detect开始逐步进入到L0状态。它们的恢复时间依次延长,与此对应便是降低功耗的等级越来越高。原创 2024-03-01 15:06:52 · 1564 阅读 · 0 评论 -
PCIE Retimer
retimer是一种PCIE的扩展设备,用于长距离高效地传输数据,起到一种中继器的作用。在EP和RC中间最多允许两级retimers级联,其可以分为纯模拟类,它是一种对物理层协议无关的芯片;另一种便是与物理层交互的芯片。下文介绍的便是这种参与物理成交互的retimer,它可以进行。原创 2024-03-01 14:16:18 · 1654 阅读 · 0 评论 -
PCIE Order Set
Training Sequence是由Order Set(OS) 组成,它们主要是用于bit aligment,symbol aligment,交换物理层的参数。当data_rate = 2.5GT or 5GT 它们不会被扰码(scramble),当date_rate = 8GT or higher 根据特殊的规则决定是否对Order Set 进行扰码。 LTSSM中使用最多的训练序列为TS1 TS2,它们一般都是连续进行发送,只可以被SKP**以及 **EIOS(2.5GT除外,因为其不支原创 2024-03-01 13:57:32 · 1324 阅读 · 0 评论 -
Original PIPE and Serdes PIPE
original pipe Serdes pipe原创 2024-01-23 16:50:06 · 630 阅读 · 0 评论 -
PCIE 4.0 Equalizaiton(LTSSM 均衡流程)
再PCIE4.0版本之后,规范针对RC(downstream port) 以及EP (upstreamport)的phase分别进行了说明。原创 2024-01-26 10:44:08 · 1762 阅读 · 0 评论