自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(9)
  • 收藏
  • 关注

原创 System Verilog验证笔记:第三章 过程语句和子程序

System Verilog验证绿皮书学习笔记,第三章

2022-10-15 20:03:48 476

原创 APB协议学习笔记

1. APB介绍APB(Advance Peripheral Bus)是AMBA总线的一部分。它是一个低成本的接口,是以最低功耗和减少端口复杂性为目标进行设计的。APB接口用在低带宽和不需要高性能总线的外围设备上。例如:UART,1248,键盘和鼠标等。并且,可以用它来访问外围设备的可编程控制寄存器。它的主要特性如下:是非流水的所有信号仅与时钟上升沿有关(简化了外围设备的集成设计流程)每个事务至少需要两个时钟周期,无需等待周期和回应信号只有一个master——APB Bridg

2021-07-19 23:36:27 1417

原创 使用python实现verilog中多bit信号指定域的访问

使用python实现verilog格式的位宽访问目的python代码目的在verilog中,一个多bit信号的低位在右,高位在左。并且访问其某几位时,通常采用左闭右闭的访问方式。例如:当a=8’b0000_1111,那么1111就是a[3:0]在python中,一个字符串信号低位在左,高位在右,并且访问的原则是左闭右开。有时,可能需要使用python脚本处理下为RTL的设计做一些准备工作。两种不同的习惯在进行数据处理时就很难受。为此,写了一个小函数来做这件事情。python代码#coding=

2021-07-18 00:00:16 610 2

原创 ILP的基本编译器技术

ILP的基本编译器技术一、基本的流水线调度为使流水线保持满载,必须找出可以在流水线中重叠的不相关指令序列,充分开发指令级并行。为避免流水线停顿,必须将相关指令与源指令隔开一定时间周期,这一间隔应等于源指令的流水线延迟。编译器调度能力影响因素:程序中可用的ILP数量流水线中功能单元的延迟二、循环展开将循环体复制多次,调整循环的终止代码。目的:提高运算指令相对于分支和开销指令的数...

2020-02-07 13:43:41 614

原创 UVM基础知识

1、UVM (Universal Verification Methodology)引入寄存器解决方案(RAL)和factory机制UVM是基于SV的一种验证方法学,只是一个库。一个验证平台引入了UVM相关库后,称为基于UVM的验证平台,简称UVM验证平台。2、两大最基本的类:uvm_object: UVM最基本类,派生所有的UVM类,扩展性最好,能力最差。uvm_component: ...

2019-10-18 17:51:45 1902 1

原创 BIOS和UEFI

BIOS开机检测硬件功能和引导操作系统启动UEFI Unified Extensible Firmware Interface 统一可扩展固件接口省去BIOS自检,加快启动速度注意:UEFI启动的硬盘必须是GPT格式,必须是64位系统,不能是32位系统...

2018-12-31 18:12:01 258

原创 MBR和GUID分区表

一、MBR 主引导记录win7及以下系统使用Master Boot Record 计算机开机后访问硬盘的时所必须要读取的首个扇区;在硬盘上的三维地址为(柱面,磁头,扇区)=(0,0,1);最多只能识别四个主要分区启动模式:Legacy二、GPT 全局唯一标示分区win8及以上系统使用GUID Partition Table 是一个实体硬盘的分区结构;启动模式:U...

2018-12-31 14:16:00 1935

原创 win10常用命令

winver windows version 查看windows版本dxdiag DirectX diagnose 打开DirectX诊断隐藏分区进入磁盘分区 diskpart显示分区表 list vol选择分区号 sel vol 1隐藏分区 remove...

2018-12-31 12:47:44 316

原创 基于D_FF的setup time,hold time分析

基于D_FF的setup time,hold time分析首先,盗图一张,分析下面正边沿D_FF的工作原理在分析电路之前,我首先介绍几个分析电路的技巧:分析逻辑门状态,要看起关键作用的信号,例如:与门只要有一个为0输出就一定为0,或门有一个为1输出就一定为1.看到上面的D触发器,说实话,这张图我看了作者给的解释才隐约明白了它的工作原理,可是看着图还是茫然的。下面是我根据自己的理解,总结的...

2018-10-26 22:45:15 1310

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除