基于D_FF的setup time,hold time分析

基于D_FF的setup time,hold time分析

首先，盗图一张，分析下面正边沿D_FF的工作原理

在分析电路之前，我首先介绍几个分析电路的技巧：
分析逻辑门状态，要看起关键作用的信号，例如:与门只要有一个为0输出就一定为0，或门有一个为1输出就一定为1.

看到上面的D触发器，说实话，这张图我看了作者给的解释才隐约明白了它的工作原理，可是看着图还是茫然的。下面是我根据自己的理解，总结的分析过程：
1、首先，我们仔细观察一下，是不是上图就是三个RS锁存器（我感觉也看了好久才发现的，惭愧啊），RS锁存器吗，我这里就不讲了。
2、我们先来分析一下clock为0的情况，上面我怎么说的，看关键信号，与非门是关键信号是0。在与非门的时候，我们看到0就要兴奋了，这个是突破口啊，只要输入有0，输出就一定是1啊，这个没毛病吧！所以G2,G3输出就一定为1，这个就相当于把前面后面的路给堵了，前面发生什么情况，后面都不知道了。然后我们向后看，G5,G6构成的RS锁存，是不是输出保持不变啊。
我们再来看看Data的数据是不是就被所锁在了G2,G3之前，就过不去了啊。这个过程中是不是G1和G4就是个反向器对吧，所以，这一部分路是通的。
3、当clock=1时，我们看一下，是不是G2,G3,堵注的路是不是就通了，对吧!
这个时候，我们就可以用锁存器来分析了
D=0，G1和G2分别输入为1，1，G2输出不变，为1。
G3和G4分别输入为1，0，G3输出变为0。
G5和G6这个所锁存器就data=0传出了。
还是一样，大家注意到了0没有，对的G3=0,这个过程中，G3为0，会出现什么情况。这个信号反馈到了G4,这个过程中是不是G4就拉闸了，那后面是不是就没有Data,什么事了，是不是很巧妙。
D=1，G1和G2分别输入为0，1，G2输出不变，为0。
G3和G4分别输入为0，1，G2输出变为1。
G5和G6这个所锁存器就data=1传出了。
同样，G2=0,反馈后是不是G1和G3就歇菜了，这个还是把data的路给挡了，还是一样，没他什么事了。

下面，我来分析一下几个时间:

1、建立时间(set-up time)：在时钟沿到来之前，数据必须稳定的时间。
大家看D触发器：是不是在clock=0的时候，是不是数据就要送到G2和G3。如果这个时间没有送过来，clock=1的时候，G1,G3或G4就要拉闸了，对吧。如果建立时间不够，Data是不是就被堵主过不来了啊。
2、保持时间(hold time)：在时钟沿到来之后，数据必须稳定的时间。
接着分析，我们要堵G1，G3或G4,的信号怎么来的，是不是还是输入给逻辑门产生的输出对吧，所以，时钟沿过了之后，输入还是不能变，变了之后，还怎么把前面的门堵主啊。