FPGA-System Generator生成FIR插值滤波器
一、需求背景
需要对不同速率的基带信号进行插值后输出到射频。时钟分频 x2、x4、x8、x16
识别控制指令切换插值倍数。
二、软件版本
vivado 2015.4
matlab 2014b
三、硬件平台
三、搭建链路仿真
1、## 1 启动system generator
2、## 2 新建slx或者mdl链路
3、链路总视图
4、System Generator主要参数设置
5、DDS设置(固定输出2MHz)
6、FDATool
7、FIR滤波器设计
系数设置:直接调用FD
原创
2022-04-11 16:23:27 ·
1433 阅读 ·
0 评论