张小白的博客

最近小白的我做EDA课设，第一天就遇到了特别郁闷的问题——usb bluster插上就蓝屏，最终用了一整个下午解决了这个问题，特来给大家分享一下下。1、win10版本比较奇怪，usb bluster插进去竟然不会跳出提示！（或者就是小白我的电脑比较奇怪。。。）2、大致过程就是第一次把usb bluster插进去，很平静，电脑完全没问题，看不出蓝屏征兆，然后你打开“此电脑”，打开“设备管理器...

我们首先建立一个概念，Verilog HDL程序由很多module组成，主要就是顶层module，测试module（testbench）和其他module。一个file，一个module。所以有多少个module，就要new 多少个file。好滴，接下来我们就来使用一下Quartus 18.0.1、打开Quartus，点击图中圈出的东西2、到这里为止，都是一直ne...

上次我们说一个Verilog HDL程序由多个module组成，且一个file，一个module，接下来，我们就来介绍一下怎么进行file（module）创立。1、建立顶层module2、顶层module的名字必须与project名一致3、生成testbench之前需要先编译4、生成testbench5、open testbench...