集成电路设计
傅立叶不想变换
这个作者很懒,什么都没留下…
展开
-
Verilog求次小值与次小值出现的次数
使用Verilog编写求次小值与次小值出现次数原创 2023-03-01 10:58:09 · 267 阅读 · 0 评论 -
寄存器的建立时间和保持时间详解
转载自http://blog.sina.com.cn/s/blog_7cacaa5e0102v0f9.html建立时间——寄存器触发沿来临之前,数据保持稳定的时间。保持时间——寄存器触发沿来临之后,数据保持稳定的时间。光看定义可能不太清楚,我们就从寄存器的结构来分析所谓的建立时间和保持时间。先上图寄存器的建立时间和保持时间详解寄存器的建立时间和保持时间详解上图为一种D触发器结构图,...转载 2020-03-30 23:11:27 · 3719 阅读 · 0 评论