Cadence如何实现线路图和layout的交互？如何模块化删除layout部分布局布线？

Question1：cadence实现线路图和layout交互的操作步骤（以cadence17.2为例）

Step1：使能交互功能

cadence打开线路图，工具栏依次点击Options——Preferences——Miscellaneous——勾选“Enable Intertool communication”

Step2：生成网表并更新BRD

选中项目标题后，工具栏依次点击Tools——Creat Netlist，按照下图在Creat Netlist窗口分别设置

• Netlist Files：选择一个netlist文件的输出位置，通常是用allegro文件夹存放生成的netlist。
• 勾选“Creat or Update PCB Editor Bord(Netrev)”。
• Input Bord：选择要交互线路图对应的.brd文件。（注意这个.brd应该处于关闭状态，否则会导致.brd更新失败）
• Output Bord：选择更新后的.brd文档的存放位置和设置该文档的命名，一般存放在上面提到的allegro文件夹里面。
• 勾选“Allow Etch Removal During ECO”和“Allow User Defined Propertt”
• 勾选“Open Bord in Allergo PCB Editor”，点击确定。

Step3：打开更新后的.brd文档并选择高亮

打开更新后的.brd之后，点击刷子，然后点击线路图或BRD的器件或走线，就可以看到两者已经实现交互。

Question2：allegro模块化删除layout部分布局布线的方法

问题背景与两种解决方法

硬件研发工程师在日常的工作当中，可能会遇到需要将芯片公司的Demo线路图和BRD文档发给外包的Layout工程师进行参考设计。考虑到保密的原因，我们需要删除layout其他部分，只保留参考的部分。

这种情况下有通常有两种办法：

• 一种是直接在allegro选中不需要参考的部分，进行删除，但这种方式可能会删除不需要删除的部分。
• 另外就是通过删除线路图不需要参考的线路模块，生成新的netlist导入BRD进行删除。

第二种方法操作步骤

1. 线路图删除不需要参考的线路模块，并生成新的Netlist

2. 打开对应的BRD文件，工具栏依次点击File——Import——Logic
   

3. 在Import Logic设置窗口分别设置：勾选“Allow etch removal during ECO”；Import directory：选择线路图到处的netlist文件夹；点击“import Cadence”