qq_41763108的博客

分层事件队列 1 活动事件队列（Active event queue) 是调度大多数Verilog事件的地方，包括： 阻塞赋值 非阻塞赋值的RHS 连续赋值 显示命令($display) 计算原语和实例的输入信号，更改输出信号。 2 非活动事件队列(Inactive event queue) ， 用于#0-delayed赋值的调度。 3 非阻塞赋值更改队列(Nonblocking event) ...

注意：task和function 都是可以综合的，但是有诸多的要求和限制，所以要谨慎使用不同点 1function 不能包含时序控制语句，只能在一个时间单位执行，而task就可以包含时序控制语句 2 function 不能调用task，而task 可以调用function 3 function至少要有一个input参数，不能有output 和 inout 类型参数，而task既可以没有参数，也可以有各种类型参数 4 function...

1 过程赋值 过程赋值的RHS可以是任何能够计算出值的表达式。LHS必须是一个能够接受RHS赋值的变量。过程赋值分两种：阻塞赋值 非阻塞赋值 1.1 阻塞赋值 在顺序块中，阻塞赋值语句必须在它的后续语句执行之前执行，但在并行块中，阻塞语句不能阻止它的后续语句执行。这里的并行块指fork/join语句。 1.2 非阻塞赋值 非阻塞赋值能够在不阻塞过程流的情况下允许赋值调度。非阻塞赋值不能阻塞过程流，在非阻塞赋值计算R...

case语句，是包含在case和endcase之间的代码，逻辑上等价于if-else语句，使用方法如下：case (case_expression) case_item1 ： case_item_statement1; case_item2 ： case_item_statement2; case_item3 ： case_item_statement3; case_item4 ： case_item_statement4; default : case

1.抽象级别：（行为级、RTL级、门级） 行为级模型：1主要用于testbench;2着重于系统行为和算法描述，不在于电路实现；3、不可综合；4主要采用高级语言 RTL级模型：1主要用于ASIC和FPGA设计；2着重于描述功能块内部与功能块之间的数据流与控制信号，着重于电路实现，在于如何在timing、area、power中作出平衡。3可综合出门级模型；4采用可综合的语言结构 门级模型：1主要用于后端的物理实现；2实际电路的逻辑实现；3主要采用逻辑门、用...