- 博客(11)
- 资源 (9)
- 收藏
- 关注
RSS订阅
原创 SDRAM之初始化（波形设计、代码设计、仿真调试）
SDRAM背景SDRAM简介SDRAM（ Synchronous Dynamic Random Access Memory），同步动态随机存储器。同步是指 Memory 工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；（本文用了差分时钟，来处理时序的数据采集问题）动态是指存储阵列需要不断的刷新来保证存储的数据不丢失，因为 SDRAM 中存储数据是通过电容来工作的，SDRAM需要...
2020-04-19 21:32:43
1781
原创 基于串口控制SDRAM的读写操作
**基于串口控制SDRAM的读写操作**文章目录1.项目要求功能要求：2外设选取3外设如何实现功能（数据手册）串口：实现发送、接收数据功能分析时钟分析通信速率分析3.2 SDRAM：读写数据功能功能分析多时序冲突（引入仲裁模块）时钟选取通信速率4.接口模块设计4.1接口模块根据功能是否需要继续划分4.2接口是否涉及寄存器配置5.内部...
2020-04-19 10:24:44
2940
原创 快速管脚分配
文章目录tcl文件编写ucf文件tcl文件编写建立工程后，打开project,进行如下操作找到文件位置 prj 里面打开文件在圈子下面进行编写管脚ucf文件直接按照格式写...
2020-04-21 14:21:31
522
原创 SDRAM之刷新（原理分析、波形设计、代码编写、仿真测试）
文章目录功能思路分析如何实现SDRAM读写功能SDRAM自刷新描述自动刷新波形时间参数设计看表命令设计看表时钟分析设计：波形设计代码设计状态机设计计数器设计数据存储设计main代码刷新模块代码仲裁模块代码顶层模块代码代码编译testbench功能仿真总结功能思路分析时序接口设计：根据读数据手册步骤分析，看我的博客。对于多时序冲突问题：是否考虑状态机架构看单时序时间参数分析：考虑设计计...
2020-04-20 11:57:02
2294
原创 如何读数据手册
原则1.数据手册最权威资料，一切以数据手册为准2.其他资料可用于辅助资料（比如原版数据手册没有时序，可以看类似的数据手册比如SDRAM）3.当字典使用，找出需求的就OK，不是当教科书一个个研究4.带着问题去阅读看手册步骤1.需要器件实现什么功能？2.器件是否满足功能？3.哪些管脚与FPGA相连？要求：每个管脚仔细阅读看与电路图连接的管脚（有些管脚固定了，不需要设计）4....
2020-04-19 14:54:17
1509
原创 异步fifo设计总结
文章目录背景问题解决altera fifoxilinx fifo总结探讨背景问题解决altera fifo通过对异步FIFO在读写时钟同频不同相、读时钟快于写时钟、读时钟慢于写时钟的程序仿真，我发现要想不让FIFO出现数据没成功写入和读出无效数据的情况。可以用以下方法：开始读FIFO时刻用rdusedw控制，停止读FIFO时刻用rdusedw控制，在rd_clk时钟域下,去看rduse...
2020-04-19 08:30:43
671
转载 异步fifo设计要点
今天经过与HR的交谈意识到自己对于异步FIFO的理解还不深，因此回来之后又其结构进行了一些理解，于此分享。异步FIFO的设计：http://blog.csdn.net/moon9999/article/details/77822606疑问1：进行数据空满的对比时，读写时钟域...
2020-04-17 22:04:19
849
原创 matlab建立1024个8bit数据文件
应用建立1024个8bit数据文件data.txt用于串口发送testbench模块将data.txt数据存储到存储器里面代码clc; % 清理命令行 clear all; %清理工作区 为了不停更新仿真fid=fopen('data.txt','w+'...
2020-04-15 13:57:51
584
转载 modelsim仿真ip核
我们之前介绍了如何使用Modelsim SE进行仿真和利用do文件的仿真方法，但是其中待仿真的模块是我们自己编写的Verilog模块，但是在实际工作中，我们的设计中会经常用到FPGA厂商给我们提供的现成模块—IP核，这些模块我们看到不到源代码，只知道I...
2020-04-14 11:00:42
4652
1
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人