![](https://img-blog.csdnimg.cn/20200418214107132.jpg?x-oss-process=image/resize,m_fixed,h_224,w_224)
存储器
同步FIFO:normal show ahead
异步FIFO:normal show ahead
RAM
ROM
DDR2
DDR3
qq_41776667
这个作者很懒,什么都没留下…
展开
-
SDRAM之刷新(原理分析、波形设计、代码编写、仿真测试)
文章目录功能思路分析如何实现SDRAM读写功能SDRAM自刷新描述自动刷新波形时间参数设计看表命令设计看表时钟分析设计:波形设计代码设计状态机设计计数器设计数据存储设计main代码刷新模块代码仲裁模块代码顶层模块代码代码编译testbench功能仿真总结 功能思路分析 时序接口设计: 根据读数据手册步骤分析,看我的博客。 对于多时序冲突问题:是否考虑状态机架构 看单时序时间参数分析:考虑设计计...原创 2020-04-20 11:57:02 · 2197 阅读 · 0 评论 -
异步fifo设计总结
文章目录背景问题解决altera fifoxilinx fifo总结探讨 背景 问题 解决 altera fifo 通过对异步FIFO在读写时钟同频不同相、读时钟快于写时钟、读时钟慢于写时钟的程序仿真,我发现要想不让FIFO出现数据没成功写入和读出无效数据的情况。可以用以下方法: 开始读FIFO时刻用rdusedw控制,停止读FIFO时刻用rdusedw控制,在rd_clk时钟域下,去看rduse...原创 2020-04-19 08:30:43 · 622 阅读 · 0 评论