UVM实战学习笔记
文章平均质量分 65
qq_42042363
这个作者很懒,什么都没留下…
展开
-
AXI 总线
AXI总线原创 2022-03-05 18:18:43 · 1648 阅读 · 0 评论 -
AXI-LITE总线
AXI-LITE总线原创 2022-02-26 12:32:49 · 793 阅读 · 0 评论 -
AMBA 总线学习笔记
一、AHB特点:1.高速总线,高性能2.2及流水线操作(2及:地址周期,数据周期;流水线pipeline:读数据的时候不等待直接开始下一个数据写入)3.最多支持16个主设备4.支持burst传输(burst:一次性传多个字节)5.总线带宽:8、1、32、、128bits6.上升沿触发二、APB特点:1.低速总线,低功耗2.接口简单3.在bridge锁存地址信号和控制信号4适用于多种外设5.上升沿触发三、AHB组成(四部分)仲裁器:某一时刻只允许原创 2022-02-23 20:34:14 · 269 阅读 · 0 评论 -
UVM 的phase机制
平台有很多的代码,如基本配置的代码、实例化对象的代码、端口链接的代码。显然,我们需要先实例化对象,在连接端口实现平台可以正常的工作,因此UVM引出phase机制,实现平台各个phase有序进行。那么各个phase的执行顺序是怎么样的呢?1.从phase的维度所有function phase 的执行顺序都是自上向下执行:build_phase--->connect_phase--->end_of_elaboration...........2、同一个phase在各个组件执行的顺序是下而上的原创 2022-02-23 17:34:23 · 930 阅读 · 0 评论 -
UVM Sequence 机制
一、.sequence和sequencer1.常用方法和宏的定义1.将sequence挂载到sequencer上uvm_sequence::start(“sequecer 句柄”,“上层sequence”,”优先级“,“指定pre_body()和post_body()执行次序”);一般在顶层test中将顶层sequence挂载到sequencer上,挂载前需要将sequence例化;2.将item挂载到sequencer上uvm_sequence::start...转载 2022-02-21 12:16:13 · 625 阅读 · 0 评论 -
跨时钟域信号处理-Clock Domain Crossing(CDC)
跨时钟域信号处理-Clock Domain Crossing(CDC)原创 2022-02-20 14:16:12 · 1387 阅读 · 0 评论 -
UVM 实战(卷1)-第三章学习笔记
UVM 实战(卷1)-第三章学习笔记原创 2022-02-13 14:39:54 · 733 阅读 · 0 评论