EEPROM读写测试_IIC协议讲解!

EEPROM读写测试_IIC协议讲解

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档

---

---

# 一、EEPROM简介 EEPROM即电可擦除可编程只读存储器，是一种常用的非易失性存储器（掉电后，数据不丢失），100万次为常见主流产品。 为了确定是哪个器件与FPGA正在通信，需要IIC协议发送器件地址。

二、IIC通讯协议

IIC即集成电路总线，是一种两线式串行总线，由PHILIPS公司开发用于连接微控制器及其外围设备。多用于**主机和从机**在数据量不大且传输距离短的场合下的主从通信。 IIC总线由数据线SDA和时钟线SCL构成通信线路，既可用于发送数据，也可接收数据。

标准模式：100Kbit/s
快速模式：400Kbit/s
高速模式：3.4Mbit/s
IIC是半双工通信方式
IIC协议
1.空闲状态
IIC总线的SDA和SCL两条信号线同时处于高电平时，规定为总线的空闲状态，此时各个器件的输出级场效应管均处于截止状态，即释放总线，由两条信号线各自的上拉电阻把电平拉高。
2.起始信号与停止信号
起始信号：当SCL为高期间，SDA由高到低的跳变，启动信号是一种电平跳变时序信号，而不是一个电平信号。
停止信号：当SCL为高期间，SDA由低到高的跳变，停止信号也是一种电平跳变时序信号，而不是一个电平信号。
3.数据有效性
IIC总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。
即：数据在SCL的上升沿到来之前就需准备好，并且在下降沿到来之前必须稳定。
4.应答信号ACK
对于反馈有效应答位ACK的要求是，接收器在第九个时钟脉冲之前的低电平期间将SDA线拉低，并且确保在该时钟的高电平期间为稳定的低电平。
5.数据的传送
在IIC总线上传送的每一位数据都有一个时钟脉冲相对应，即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据，数据的传输是边沿触发。
问题：IIC接口为什么需要接上拉电阻？
IIC接口采用开路的机制，只能输出低电平。而无法主动输出高电平，只能通过外接上拉电阻将其电平拉高。

---