![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA
_| ̄|_| ̄|____
这个作者很懒,什么都没留下…
展开
-
HDLBits错题积累
HDLBits错题积累Verilog LanguageProceduresAlways if2The following code contains incorrect behaviour that creates a latch. Fix the bugs so that you will shut off the computer only if it’s really overheated, and stop driving if you’ve arrived at your destinat原创 2021-08-05 15:02:44 · 280 阅读 · 0 评论 -
FPGA问题汇总
初学FPGA积累的问题❓1 时间变量的宽度是怎么确定的。 reg [21:0] cnt_time ;//timer counter????: 通过计算大致估算得到的。 如果需要计数的时间是20ms,转化为20000000ns ;周期是50MHz 1÷50000 = 0.00002s = 20ns ,接着用2×10^7 除以20 得:10^6, 再将10^6转换为二进制格式(因为位宽用的二进制)得1111 0100 0010 0100 0000, 一共20位,这里可能是为原创 2021-07-29 21:52:53 · 175 阅读 · 0 评论