紫光同创PGL22G输出时钟不稳定

3 篇文章 1 订阅

**

紫光同创PGL22G输出CLK不稳定

**
使用黑金PGL22G开发板+Pango Design Suite 2021.2输出CLK波形不稳定
基于黑金SD卡读取BMP图片显示例程把分辨率改成2340*1080后对应的PLL IP内频率改为165M请添加图片描述
顶层文件配置如下
请添加图片描述

重新编译下载后,使用逻辑分析仪抓取CLK波形如下请添加图片描述
可以发现CLK波形不均匀,逻辑分析仪的采样率等设置无问题,正常出来应该如下请添加图片描述
之后把顶层模块中PLL IP调用改为下图后
请添加图片描述
输出的波形更不稳定了中间的误差到了600NS以上了请添加图片描述
最后询问FAE后需要把IO的驱动能力拉高,在软件Tools->User Constraint Editor->Device页面左侧的IO界面中找到CLK输出的脚位的DRIVE属性拉高请添加图片描述
之后波形输出就正常了,如果不行可以尝试我前面修改的顶层文件中调用PLL的写法再调高驱动能力,我是直接在例程基础上面把驱动能力调高了,没有修改PLL调用
另外请注意黑金开发板是5V的电源,不是12V的不要接错,避免烧板子

有什么说的不对的地方请各位大佬多多指教!

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值