小眼睛FPGA-CSDN博客

原创【盘古100Pro+开发板实验例程】FPGA学习 | gamma 变化 | 图像实验指导手册

本文介绍了基于查找表实现Gamma校正的图像增强方法。实验采用Verilog HDL在MES2L676-100HP硬件平台上实现，通过Matlab预先计算0-255输入值对应的输出值生成查找表，简化了FPGA实现难度。核心模块gamma_lookuptable.v采用组合逻辑实现快速映射，支持RGB三通道独立处理。实验结果表明，当gamma=1/2.2时能有效提升暗区细节，使图像整体更清晰。该方法通过Matlab脚本自动生成Verilog代码，结合Modelsim仿真验证，实现了高效的Gamma校正处理，适

2025-08-21 18:04:52 1229

原创【盘古100Pro+开发板实验例程】FPGA学习 | 边沿检测 | 图像实验指导手册

本文介绍了基于Sobel算子的图像边缘检测实现方法。实验在Windows11环境下使用PDS2022、Modelsim和Matlab工具，通过FPGA硬件平台完成。文章详细阐述了Sobel算子原理，包括水平和垂直方向梯度计算及近似处理方法。重点介绍了Verilog实现的3级流水线结构：第一级完成卷积运算，第二级处理绝对值，第三级求和比较。Matlab仿真验证了算法有效性，ModelSim仿真展示了模块级联过程。实验结果表明，该方法能有效检测图像边缘，通过调节阈值可优化检测效果。本文实现的Sobel边缘检测方

2025-08-19 13:38:36 845

原创【盘古100Pro+开发板实验例程】FPGA学习 | 高斯滤波 | 图像实验指导手册

本文介绍了基于FPGA的高斯滤波实现方法。实验使用Window11系统、Modelsim和Matlab等工具，在MES2L676-100HP硬件平台上进行。文章详细阐述了高斯滤波原理，通过设计3x3卷积核（权重矩阵[1,2,1;2,4,2;1,2,1]）进行图像降噪处理，采用三级流水线结构优化时序性能。Matlab仿真验证了算法有效性，FPGA实现时通过移位运算替代浮点运算提高效率。实验结果表明，该方法能有效消除高斯噪声，适用于图像预处理。代码采用模块化设计，包含矩阵生成、卷积运算和同步延迟等关键模块，具有

2025-08-12 18:46:45 917

原创【盘古100Pro+开发板实验例程】FPGA学习 | 均值滤波 | 图像实验指导手册

本文介绍了基于FPGA的均值滤波图像处理实验。实验采用3x3窗口对图像进行平滑处理，通过计算邻域像素平均值来替代中心像素值。文章详细阐述了均值滤波原理、Verilog实现方法（包括行求和、矩阵求和及除法优化为乘法和移位运算等关键步骤），并对比了Matlab仿真结果。实验结果表明，均值滤波能有效平滑图像，但对椒盐噪声的去除效果不如中值滤波。该方案在Windows11环境下使用Modelsim和Matlab工具链实现，硬件平台为MES2L676-100HP开发板，处理流程包括HDMI输入、灰度化、均值滤波及DD

2025-08-12 18:10:38 828

原创【盘古100Pro+开发板实验例程】FPGA学习 | 中值滤波 | 图像实验指导手册

本文介绍了基于FPGA的3x3中值滤波算法实现。实验采用Windows11环境下的PDS2022.SP6.4、Modelsim10.6c和MatlabR2023b开发，硬件平台为MES2L676-100HP。文章详细阐述了中值滤波原理，通过3x3矩阵处理示例说明算法实现步骤：先对每行排序，再对三行的最大、中间和最小值进行排序，最终取中间值作为输出。Verilog代码实现了该算法，包含7个排序模块完成多级排序处理。Matlab和Modelsim仿真结果验证了算法有效性，实验显示该方法能有效去除椒盐噪声，同时较

2025-08-12 17:08:49 739

原创【盘古100Pro+开发板实验例程】FPGA学习 | 局部二值化/全局二值化 | 图像实验指导手册

本文介绍了图像二值化处理的FPGA实现方法，包括全局二值化和局部二值化两种算法。全局二值化采用固定阈值（128）进行像素判断，实现简单但效果较差；局部二值化通过计算3×3邻域均值作为动态阈值，能更好地保留边缘信息。文章详细说明了两种方法的Verilog实现代码，包括时序对齐处理和参数配置要点，并在Modelsim平台进行了功能仿真验证。实验在盘古100K-676开发板上完成，通过HDMI接口实现了视频信号的实时处理与显示。结果表明，局部二值化通过调整窗口大小和阈值参数可获得更优的二值化效果。

2025-08-04 16:56:19 747

原创【盘古100Pro+开发板实验例程】FPGA学习 | 3X3图像矩阵生成 | 图像实验指导手册

本文介绍了一种基于FPGA的3×3图像矩阵生成方法，用于数字图像处理算法实现。实验采用Window11/PDS2022环境，通过两级FIFO缓存实现图像数据的行缓存，确保输出三行同步数据。模块采用移位寄存器方式生成3×3矩阵，并处理图像边界补零问题。仿真验证了该方案在5×5图像上的正确性，为后续图像处理算法提供了基础数据支持。该方法通过硬件加速，可有效提升图像处理效率。

2025-08-04 15:57:16 1167

原创【盘古100Pro+开发板实验例程】FPGA学习 | 灰化度 | 图像实验指导手册

本文介绍了基于FPGA的图像RGB到YUV转换实验，重点实现了灰度图像输出功能。实验采用Window11平台，使用PDS2022.SP6.4、Modelsim10.6c和MatlabR2023b等工具，硬件环境为MES2L676-100HP2。文章详细阐述了RGB与YUV色彩空间的转换原理，包括RGB565、RGB888等格式特点，以及YUV(YCbCr)格式的亮度与色度分离特性。通过将转换公式中的小数运算转换为整数运算（扩大256倍后使用移位操作），有效降低了FPGA实现的复杂度。实验采用三级流水线设计，

2025-08-04 15:28:51 1138

原创【盘古100Pro+开发板实验例程】FPGA学习 | 图像仿真平台搭建 | 图像实验指导手册

本文介绍了一个图像算法仿真平台的搭建方法。实验基于Windows11系统，使用PDS2022、Modelsim10.6c和MatlabR2023b等工具，通过模拟VESA视频时序来生成测试图像。文章详细解释了1080P分辨率下的VESA时序标准，包括消隐区间、同步信号等关键参数的计算方法（如像素时钟频率=行扫描周期×场扫描周期×帧率）。平台实现分为Matlab和Verilog两部分：Matlab负责图像与文本数据的相互转换；Verilog模块通过SystemVerilog实现视频时序生成和图像数据处理。测

2025-08-04 14:49:50 802

原创【盘古100Pro+开发板实验例程】FPGA学习 | PCIE 通信测试实验例程

本文介绍了基于PG2L100H开发板的PCIE通信测试实验。实验在Windows11系统和PDS2022.2-SP6.4环境下进行，使用符合PCIe 2.1规范的x4接口。详细说明了PCIE IP核的安装步骤、工程设置注意事项（如必须勾选Enable Lane Reversal选项）以及参考设计例程的配置方法。实验完成后，将程序固化到Flash中，插入PCIE卡槽后能在Windows设备管理器中正确识别出PCIE设备。实验验证了开发板PCIE接口与普通PC的兼容性。

2025-08-04 14:20:45 578

原创【盘古100Pro+开发板实验例程】FPGA学习 | 基于 UDP 的以太网传输实验例程

本文介绍了基于UDP的以太网通信实验，主要内容包括：1）实验采用MES2L676-100HP开发板，通过Realtek RTL8211F PHY实现千兆以太网通信；2）详细解析了以太网帧、ARP、IP和UDP协议的数据格式及工作原理；3）设计了Verilog程序实现ARP请求/应答和UDP数据传输功能，包含MAC发送/接收、ARP处理、IP层校验等模块；4）实验通过Wireshark抓包验证了开发板与PC（IP:192.168.1.105）的成功通信。结果显示系统能正确完成ARP解析并持续发送"w

2025-08-04 12:04:51 764

原创【盘古100Pro+开发板实验例程】FPGA学习 | HDMI 回环实验

本文介绍了基于MES2L676-100HP开发板的HDMI回环实验。实验采用宏晶微MS7200接收芯片和MS7210发送芯片，支持HDMI1.4b标准，最高支持4K@30Hz分辨率。详细说明了显示原理、像素点扫描方式及RGB888色彩格式，并给出了IIC配置接口的时序协议。通过FPGA编程实现对芯片的初始化配置，将HDMI输入信号解码后重新编码输出。实验结果表明，系统成功实现了视频信号的完整回环传输，但在YCbCr444格式输入时会出现色彩偏差问题。该方案为HDMI视频处理提供了完整参考实现。

2025-08-01 11:47:22 1007

原创【盘古100Pro+开发板实验例程】FPGA学习 | DDR3 读写实验例程

本文介绍了DDR3读写测试实验，使用MES2L100HP开发板搭载MT41K256M16 DDR3芯片。实验通过PDS2022.2-SP6.4软件环境，详细说明了DDR3 IP核的安装配置步骤，包括管脚约束、时钟设置等关键参数。实验现象通过LED指示灯显示：LED1常亮表示初始化完成，LED3闪烁表示数据传输正常，LED4为心跳信号，LED5显示PLL锁定状态。文章特别强调管脚约束需严格对照原理图，并提供了IP核使用指南的查阅方法。

2025-08-01 11:19:59 681

原创【盘古100Pro+开发板实验例程】FPGA学习 | 基于紫光 FPGA 的 UART 串口通信

本文介绍了FPGA与PC间串口通信的实现方法，通过PDS软件在线调试工具验证数据传输准确性，并控制开发板LED显示。实验采用MES2L676-100HP开发板，详细讲解了串口协议原理、数据收发模块设计（包括波特率计算、状态机实现）以及在线调试工具Fabric的使用流程。重点分析了发送模块的4状态转换（空闲、起始、数据、停止）和接收模块的中心采样技术，最终通过串口助手发送16进制数据成功控制LED亮灭，验证了设计的正确性。

2025-08-01 10:38:19 1222

原创【盘古100Pro+开发板实验例程】FPGA学习 | 基于紫光 FPGA 的键控 LED 流水灯

本文介绍了基于FPGA的流水灯控制系统实验，通过按键控制8个LED灯依次点亮。实验使用27MHz时钟信号，通过计数器实现0.5秒定时（计数至13500000），利用Verilog代码实现LED状态切换。文章详细阐述了工程创建、代码设计、仿真测试及下载固化的完整流程，包括PDS软件操作步骤、时钟约束设置、物理管脚分配等关键环节。实验结果表明，系统能实现按键控制LED灯左右流动显示，验证了设计的正确性。

2025-07-31 14:09:19 1237

原创【盘古100Pro+开发板实验例程】FPGA学习 | Pango 的 ROM、RAM、FIFO 的使用

本实验基于紫光PG2L50H-484芯片，在PDS2022.2环境下研究了RAM、ROM和FIFO三种存储器的IP核使用方法。实验详细分析了三种存储器的配置参数、资源占用情况和工作时序特点。其中RAM部分重点对比了单端口、伪双端口和真双端口三种模式，以及NORMAL_WRITE、TRANSPARENT_WRITE和READ_BEFORE_WRITE三种写模式；ROM部分介绍了初始化配置和读时序；FIFO部分则探讨了同步/异步工作模式和读写控制方法。实验通过Verilog代码和testbench验证了各存储器

2025-07-31 10:23:14 1372

原创【盘古100Pro+开发板实验例程】FPGA学习 | 紫光同创 IP core 的使用及添加

本文介绍了MES2L676-100HP开发板在PDS2022.2-SP6.4环境下的IP安装与使用流程。主要内容包括：1）IP安装方法，通过File->Update添加.iar格式IP包；2）IP例化步骤，以FIFO为例演示配置过程；3）官方手册查阅方式；4）IP生成后的例化模板应用。特别提醒需注意IP与芯片型号的兼容性，不同系列（LOGOS/LOGOS2/Tian2）支持的IP可能不同。

2025-07-31 10:11:23 763 2

原创【盘古100Pro+开发板实验例程】FPGA学习 | Pango 与 Modelsim 的联合仿真

实验目的：了解 PDS 软件的使用，在线 Debugger 工具的使用请看 uart 实验章节的工程说明部分章节。

2025-07-25 16:15:02 1037

原创【盘古100Pro+开发板实验例程】FPGA学习 | Modelsim 的使用和 do 文件编写

本文介绍了使用Modelsim进行FPGA仿真验证的方法。主要内容包括：1. Testbench编写要点，如时钟生成、随机信号模拟、监测变量等；2. Modelsim基本操作流程，包括创建工程、编译文件、仿真运行、波形查看等；3. 自动化脚本编写方法，通过do文件整合vlib、vmap、vlog、vsim等命令，实现一键式仿真验证；4. 针对紫光FPGA的联合仿真配置方法。文章强调Testbench验证虽能覆盖80%问题，但仍需实际硬件测试确认时序问题，并提供了完整的仿真流程和脚本示例，帮助提高验证效率。

2025-07-23 18:08:03 382

原创【盘古100Pro+开发板实验例程】FPGA学习 | FPGA 开发工具使用

本文介绍了紫光同创PDSFPGA开发软件的安装与配置流程。实验环境为Windows 11系统，使用PDS 2022.2-SP6.4版本和MES2L676-100HP2硬件平台。详细说明了PDS软件特性、安装步骤、必要运行库的安装、驱动安装以及License配置方法。特别强调安装路径不能含中文字符，并提供了环境变量设置指导。文档还指出使用开发板通用License需安装tap-windows软件来生成虚拟网卡。

2025-07-23 17:57:13 767

原创【RK3568+PG2L50H开发板实验例程】FPGA部分 | 以太网传输实验例程

本文介绍了基于FPGA的千兆以太网RGMII通信实验采用PG2L50H-484芯片实现DDR3读写，通过YT8521SH-CA芯片构建以太网接口。实验解析ARP、IP、UDP协议帧格式，设计Verilog程序完成数据收发。发送模块处理MAC层、ARP、IP及UDP协议；接收模块实现CRC校验、ARP缓存及ICMP应答。通过Wireshark验证FPGA与PC的稳定通信，包括ARP请求/应答、UDP数据传输及Ping测试。SMI总线管理PHY寄存器、CRC32校验、协议栈分层处理。

2025-07-09 18:23:18 1071

原创【RK3568+PG2L50H开发板实验例程】FPGA部分 | 光纤通信测试实验例程

本文介绍了基于PG2L100H芯片的DDR3读写测试实验，重点阐述了HSST高速串行接口模块的特性及配置方法。实验使用PDS2022.2软件环境，详细说明了HSST IP核的安装步骤、光纤通信测试例程的设置要点（包括协议选择、速率配置等），以及工程调试中的管脚约束和复位修改等关键操作。最后通过接入SFP光模块进行在线调试，验证了收发数据的一致性，确认测试成功。实验方案适用于6.25Gbps高速数据传输场景，为相关应用提供了参考实现。

2025-07-09 17:23:14 958

原创【RK3568+PG2L50H开发板实验例程】FPGA部分 | DDR3 读写实验例程

本文介绍了DDR3读写测试实验，采用深圳市小眼睛科技有限公司的PG2L50H芯片开发板，搭载MT41K256M16 DDR3芯片(512MB容量)。实验使用PDS2022.2-SP6.4开发环境，详细说明了DDR3控制器的配置流程，包括IP核添加、参数设置（支持1066Mbps速率、16bit总线宽度）和管脚约束方法。实验现象通过LED状态显示：LED1/5常亮表示正常，LED3/4闪烁分别对应系统时钟正常和数据检测无误。实验验证了DDR3控制器的读写功能，为开发者提供了完整的配置参考方案。

2025-07-09 16:35:15 1184

原创【RK3568+PG2L50H开发板实验例程】FPGA部分 | ROM、RAM、FIFO 的使用

本文介绍了在紫光PG2L50H-484芯片上使用RAM、ROM和FIFO三种存储IP的实验方法。详细阐述了三种存储器的特性差异：RAM支持随机读写，分为单端口、伪双端口和真双端口三种模式；ROM只能读取，需初始化配置；FIFO具有先入先出特性，常用于数据缓存和跨时钟域传输。文章通过时序分析和代码示例（包括状态机控制逻辑）展示了三种存储器的读写操作，特别强调了时序逻辑中"当前时钟采样、下一周期生效"的特点。实验基于PDS2022.2-SP6.4开发环境，采用Verilog实现，并提供了完整的仿真测试方案。

2025-07-09 16:20:16 1172

原创【RK3568+PG2L50H开发板实验例程】FPGA部分 | Pango 的时钟资源——锁相环

本文介绍了PLL IP核的基本使用方法，主要包括：1. 实验环境为Windows11+PDS2022.2-SP6.4，芯片型号PG2L50H-484；2. 详细说明了PLL的工作原理，包括频率跟踪、相位锁定等特性；3. 演示了在Basic模式下配置PLL IP核的过程，输入25MHz时钟，输出50MHz、100MHz（相位差180°）等不同频率；4. 提供了Verilog代码实例和测试平台设计；5. 介绍了PDS与Modelsim联合仿真的设置方法；6. 通过波形分析验证了PLL输出频率和相位符合预期配置。

2025-07-09 14:44:02 997

原创【RK3568+PG2L50H开发板实验例程】FPGA部分 | 键控LED实验

本文介绍了基于FPGA开发板的按键控制LED实验。实验使用PG2L50H-484芯片，通过25MHz晶振时钟信号实现精确计时控制。系统包含两个按键：KEY0控制LED0每1秒切换状态(需计数25M次)，KEY1直接控制LED1亮灭。工程包含顶层模块和按键消抖模块，采用上升沿触发设计，通过计数器实现定时功能。实验环境为Window11系统下的PDS2022.2-SP6.4开发平台，完整代码和原理图可参考小眼睛科技官网(www.meyesemi.com)。

2025-07-09 14:09:06 1282

原创【RK3568+PG2L50H开发板实验例程】FPGA部分 | 紫光同创 IP core 的使用及添加

本文介绍了在PDS软件中安装和使用IP核的方法。实验基于Windows11系统和PDS2022.2-SP6.4版本，以PG2L50H-484芯片为例。内容涵盖IP安装步骤（包括添加安装包和注意事项）、IP生成流程（以FIFO为例），以及如何查阅官方手册和获取例化模板。文章特别指出不同芯片系列支持的IP可能不同，并详细说明了从安装到工程应用的全过程操作指南

2025-07-04 15:37:26 842

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | 以太网测试案例

本文介绍开发板与PC端以太网通信的实现方法。首先确保双方通过交换机连接并验证网络通畅，使用ifconfig/ipconfig查询IP地址并通过ping测试连通性。然后配置NetAssit软件建立TCP连接，在开发板运行mes_eth_demo程序，支持recv（接收数据）、send（发送数据）和exit（断开连接）三种指令操作。通过命令行交互可实现双向数据传输，并附有操作截图说明每个步骤的执行效果。该案例完整演示了从网络配置到数据收发的全过程操作流程。

2025-07-03 14:49:18 484

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | GPS 调试案例

文章介绍了GPS模块接入开发板UART4接口的方法，提供了完整的操作流程：包括程序下载、权限设置、参数配置（默认波特率9600）以及定位信息获取指令。测试成功会显示坐标数据，失败则提示检查天线模块，按Ctrl+C可强制退出程序

2025-07-03 14:35:54 336

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | FPGA dma_memcpy_demo 读写案例

本文介绍了ARM端通过PCIe总线对FPGA的DRAM进行读写操作的实现方案。应用程序通过ioctl触发DMA传输后，等待驱动上报input事件作为传输完成的信号。测试流程包括：ARM端配置DMA参数并启动传输，FPGA端实现PCIe端点功能和处理BAR0空间事务。操作步骤详细说明了如何部署测试程序、查看PCIe设备状态、启用设备以及执行测试，最终输出传输速率和错误统计等结果。该方案实现了高效的数据传输控制机制，为ARM与FPGA间的数据交互提供了可靠解决方案。

2025-07-03 14:26:56 1077

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | FPGA FSPI 通信案例

深圳市小眼睛科技有限公司开发的ARM端Linux系统FSPI测试案例，展示了ARM与FPGA的SPI通信流程。ARM端通过/dev/spidev4.0设备节点实现SPI主控功能，支持四线模式数据传输；FPGA端作为从设备实现数据存储与读取。测试包括1MB随机数据读写，在150MHz时钟频率下测得5.81MB/s写速率和10.5MB/s读速率，误码率为0

2025-07-03 14:14:15 570 1

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | FAN 检测案例

本文介绍了在开发板上通过PWM信号控制风扇启停与调速的方法。开发板FAN接口包含12V、PWM、GND三线，通过mes_fan_demo程序实现控制。操作包括：1)拷贝程序至开发板；2)检查/导出PWM设备；3)执行程序指令控制风扇(-s启动，-p调速，-k停止)。默认参数为200ms周期和normal极性模式。文中还提供了日志级别调整等可选操作步骤。

2025-07-03 13:56:57 341

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | 读取USB设备信息案例

本文介绍深圳市小眼睛科技有限公司开发的USB设备读取测试案例。案例通过mes_usb_r_demo程序测试开发板USB接口功能，需先安装libusb-1.0库并配置执行权限。操作包括更新软件包、拷贝测试程序、调整日志级别等步骤。执行程序后可实时监测USB设备连接状态，显示设备接入/断开信息，按Ctrl+C可退出测试。

2025-07-03 13:17:03 378

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | MIPI 屏幕检测案例

将本案例 bin 目录下(05-开发资料\软件开发资料\linux_demo\mes_lcd_demo\bin) 的可执行程序 mes_lcd_demo 拷贝至开发板文件系统（源码可在 src 路径下查看）。打开终端，执行如下指令，切换至 mes_lcd_demo 可执行程序所在目录。执行结果为：-rwxrwxrwx 1 root root 19016 Mar 3 09:55 mes_lcd_demo。-rwxrwxrwx 表示已经成功修改权限，文件可被执行，可继续进行以下的操作。cd ‘文件所在目录’

2025-07-03 13:06:12 274

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | LED 灯闪烁案例

摘要：本文介绍了LED灯闪烁控制的实现方法。通过操作/sys/class/leds设备节点，可编程控制LED灯的点亮(1)与熄灭(0)。案例演示了将mes_led_demo程序拷贝至开发板后，执行./led_flash -n2指令使LED以0.5秒间隔闪烁的操作流程，包括权限设置(chmod 777)和执行结果验证。程序运行时会显示LED设备信息，按Ctrl+C可退出测试。

2025-07-03 12:02:26 400

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | 按键检测案例

摘要：按键检测案例，通过监听UBOOT按键事件实现按键状态检测。案例使用evtest命令识别事件设备节点（如event2），将可执行程序mes_key_demo拷贝至开发板并修改权限后，运行程序即可检测按键操作并打印状态信息。操作流程包括设备节点确认、程序部署、权限设置和测试执行，按Ctrl+C可退出测试。

2025-07-03 11:44:07 255

原创【RK3568+PG2L50H开发板实验例程】Linux部分 | UART读写案例

摘要：本文介绍开发板UART串口通信测试流程，以TTLUART4为例。硬件需连接USB转TTL模块，软件需配置串口调试工具（波特率115200）。

2025-07-03 11:29:13 335

原创 why FPGA喜欢FMC子卡？

MES-FMC-LPC-IO子卡为FPGA开发板FMC接口扩展2路40pin扩展IO，共68个用户IO，提供丰富的IO连接外部设备，MES-FMC-LPC-IO子卡的40pin扩展IO与小眼睛科技FPGA开发板的40pin IO线序一致，配套外设模块在MES-FMC-LPC-IO子卡上可直接连接使用。：采用 FMC 标准的设计，可通过更换 FMC 模块并对 FPGA 设计略作调整，将现有的 FPGA / 载卡设计应用到新的 I/O 上，提高了设计的复用性，缩短了开发周期，降低了成本12。

2025-05-14 18:36:35 1761

原创【紫光同创Logos2+RK3568开发板】国产芯片强强联合，开启嵌入式开发新篇章

FSPI 接口具备灵活配置的特性，在数据传输方面可根据实际应用场景，如对传输速率、数据格式等要求进行调整，适用于各类对数据传输有特定需求的应用场景，无论是简单的低速数据交互，还是较为复杂的中高速数据传输任务，都能稳定胜任。PCIe 接口凭借其高速串行通信的特性，能够为大量数据的快速传输开辟高速通道，满足诸如在多通道 AD 采集处理系统中，FPGA 端采集到的海量数据迅速传输至 RK3568 进行深度分析处理的需求。RK3568 成熟的开发工具和丰富的文档资料，让开发者能够快速上手，进行上层应用的开发。

2025-05-14 18:21:37 1024

原创【紫光同创PG2L100H】双Flash代码固化配置

MES2L676-100HP开发板（又名：盘古100Pro+开发板）采用紫光同创logos2系列FPGA，型号为PG2L100H-6FBG676。（1）生成位流文件（.sbit）后，可以把.sbit文件下载到FPGA中，首先将JTAG下载器与PCB板连接并上电，点击菜单栏中【tools】下的【Configuration】。需要注意，由于步骤（5）中对“Read Mode is SPI X8”进行勾选，会额外生成两个带“_1”和“_2”的文件，在步骤（7）中需要添加的 .sfc是这两个文件。

2025-03-17 16:34:14 995

mmexport1764832601857.mp4

空空如也