- 博客(3)
- 收藏
- 关注
RSS订阅原创 FPGA新手工程师学习笔记---LVDS
此外，由于LVDS传输的低噪声干扰特性，传输看么已使用低电压进行，使得高数据率的同时兼具低功耗成为可能。当许多数据并行输出的时候，每个信号传播的越快，，它产生的EMI就越多，除了EMI，信号间延时差也限制了信号可以传播的距离。单路6BIT LVDS。这种接口电路中，采用单路方式传输，每个基色信号采用6位数据，共18位RGB数据，因此也称18位或18BIT LVDS接口。双路6BIT LVDS ，这种接口电路中，采用双路方式进行传输，每个基色信号采用6位数据，其中奇数路数据位18位，偶数路数据位18位。
2023-09-28 11:43:53
104
原创 FPGA学习笔记—XILINX时钟架构
时钟布线连接，CC引-BUFG---全局时钟树、CC---BUFH---水平时钟线、CC--CMT--REPETITION、CC-BUFR--区域时钟树、CC---BUFMR---BUFR---IO时钟树、CC---BUFIO---IO时钟树、CC--BUFMR---BUFIO---IO时钟树。区域时钟资源 BUFIO，只能驱动本域的IO时钟网络不能驱动其它的逻辑资源，BUFR可以驱动IO资源也可以驱动内部逻辑资源，还可以直接驱动MMCM与BUFG。功能概括：时钟频率产生、时钟相位锁定与调整、去抖与偏斜。
2023-09-27 16:13:09
439
1
原创 FPGA新手工程师学习笔记—UART
UART（universal asynchronous receiver/transmitter）, 通用异步收发传输器，具体表现为独立的模块化芯片或者微处理器的内部周边设备。与SPI与I2C不同，UART属于异步通信协议。UART包括RS232、RS423、RS422、RS485等接口规范和总线标准协议。在UART通信中，发送端的UART设备将来自控制设备的并行数据转化成为串行数据并发出，接收端的UART设备将串行数据转换成为并行数据，发送端与接收端需要以相同的波特率通信。
2023-09-27 10:53:41
41
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人