FPGA新手工程师学习笔记---LVDS

LVDS接口分类

LVDS是一种小振幅差分信号技术，它使用非常低的幅度信号通过一对平行的PCB走线或者平行电缆传输数据。在两条平行的差分信号线上的电压振幅以及电流相反，噪声信号耦合到两条线上，因差分处理而被抵消。LVDS传输标准采用电流驱动模式驱动输出，不会产生振铃和信号切换带来的尖峰信号，具有很好的EMI特性。此外，由于LVDS传输的低噪声干扰特性，传输看么已使用低电压进行，使得高数据率的同时兼具低功耗成为可能。由于驱动器是恒流源模式，功耗几乎不会随着频率变化，且单路的功耗非常低。目前，不经过复杂和特殊的处理，提供840MHZ的数据传输速率已经非常容易。

驱动器由个恒流源（通常为3.5MA）驱动一对差分信号线组成，在接收端有一个高的直流输入阻抗，所以几乎所有的驱动电流将流经100欧的终端电阻在接收器输入端产生大约350MV的电压。当驱动状态反转，流经电阻的电流方向改变，于是在接收端产生一个有效的0或者1逻辑状态。当Q2Q3导通而Q1Q4截止的时候，电流经过Q3传输到100欧电阻并流回Q2，电流在接收端电阻产生350MV压降，同相端电压高于反相端，输出高电平H；当Q2Q3截止而Q1Q4导通，相反地，接收端同相端电压低于反相端，输出低电平L。

LVDS技术特点包括：高速传输能力（最高可以达到2GBPS）、低电压低功耗（采用CMOS工艺实现，功耗较低）、低噪声辐射、采用差分传输模式有较强的抗干扰能力。数据速率是LVDS传输标准的一大优势。当许多数据并行输出的时候，每个信号传播的越快，，它产生的EMI就越多，除了EMI，信号间延时差也限制了信号可以传播的距离。当使用LVDS的时候，LVDS具有更高的数据传输速率，传输距离也可以延长到超过十米。

单路6BIT LVDS。这种接口电路中，采用单路方式传输，每个基色信号采用6位数据，共18位RGB数据，因此也称18位或18BIT LVDS接口。双路6BIT LVDS ，这种接口电路中，采用双路方式进行传输，每个基色信号采用6位数据，其中奇数路数据位18位，偶数路数据位18位。因此是36BIT LVDS接口。单路八位，类推。双路八位，类推。