这里写目录标题
7.1相位噪声
一、相位噪声的定义
相位噪声:周期信号的相位随机噪声和确定周期干扰对相位的寄生调相
二、相位噪声的性质
1.叠加性(混频器)
2.比例性
(1)倍频器
倍频器只使得输出信号的相噪增大N倍(振幅),而相噪的谱型仍保持不变(例如杂散位置不变)
(2)分频器
分频器使相噪振幅降低N倍,谱型同样保持不变。
分频器只使得输出信号的相噪减小N倍(振幅),而相噪的谱型仍将保持不变(例如杂散位置不变)
7.2 振荡器
一、基本要求
振荡定义为在两个状态或两个条件之间的周期变动。
根据Barkhause准则,电路要想维持振荡,必须满足:
- 反馈环路的净增益必须大于或等于1
- 环路中信号的净相移必须是360°的正整数倍(正反馈)
因此,实际的振荡器必须有以下组成部分:
- 放大
提供>=1的正增益,故振荡器必为有源电路 - 正反馈
必须要有将输出信号送回输入端的信号通路,且为正反馈,并满足相移条件。 - 频率决定条件
决定振荡器工作频率的元件如:电阻、电容、电感、晶体等 - 电源
必须要有外加能源以确保增益>=1
振荡器必为有源电路!
二、振荡器的基本数学模型
三、振荡器的主要电性能指标
1.工作频率(可调范围)
2.频率稳定度
(时域→阿伦方差 频域→ 相位噪声)
3.输出功率
4.失真(主要是谐波)
5.精度要求→用相对准确度来衡量
工程上还有成本、体积、功耗、可靠性等要求。
四、基本振荡器类型
1.文氏电桥振荡器
利用超前滞后网络作反馈支路的振荡器。
2.Hartley振荡器(电感三端振荡器)
3.Copitts振荡器(电容三端)
4.clapp振荡器(改进的copitts振荡器)
5.振荡器的低噪声设计
振荡器的设计目标之一就是低噪声,以clapp振荡器为例,理论分析表明,振荡器输出相位噪声为
据上公式,从降低噪声的角度来看,关键是提高QL。
实际设计时,除要求振荡回路元件空载品质因素尽可能高外,电路设计主要目标是减小放大器引入的损耗
具体就是应设计好直流偏置,让电路始终工作在线性放大区间,尤其不能出现饱和状态
若用单管放大器,则应尽量减小bc结跨导的影响。
五、晶体振荡器
从前面我们知道,低噪声振荡器要求尽可能高的有载品质因素
这里高的空载品质因素是前提
以石英晶体为代表的压电晶体器件就具有这一条件
因此,设计良好的晶体振荡器具有频率稳定度高,相位噪声低的显著优点,是现代通信系统较好的基准源之一。
可作晶振的晶体有多种,但以石英晶体为代表
下面,我们主要介绍已石英晶体为核心的振荡器
1.石英晶体的切割
石英晶体的压电特性是:当在晶格结构的一个方向上施加机械力时,在另一个方向它会产生电振动。反之亦然
这种振动也称为体声波(BAW),与施加电压的振幅成正比。
石英晶体的特性与其切割方式有很大关系。
2.晶体的等效特性
上图中:L是等效电感 (一般mH量级)
C1为等效电容,R为等效电阻(101量级)
C2为等效支架电容(5pF)
3.高稳晶振
当前,作为电子系统频率或时间基准的高稳晶振,为了得到较高的技术指标,主要只有5MHz、10MHz、60MHz、100MHz等少数几个频点
系统所需的其它频点则需要通过频率合成而得到。
而且,由于晶体的电参数会随温度而变化,高稳晶振通常都要采用恒温或温补措施。
六、压控振荡器
电压控制震荡器(VCO)是现代频率合成器中的一个重要的基本组成部件,只有基于它,我们才能实现对信号频率的细微控制,从而完成AFC、锁相与频率合成。
VCO的实质原理是振荡回路中电抗元件(主要是电容)随控制电压变化,从而改变输出频率。
1.VCO的主要技术指标
(1)尽可能低的相位噪声←质量指标
(2)频率的相对覆盖(针对控制电压范围)
(3)压控频率特性曲线的非线性
对VCO来讲,其非线性应尽可能小。太大可能导致锁相环路参数急剧变化,从而引起不稳定。
2.集成VCO
由于PLL可以改善VCO的输出相噪,故现在一般性的应用已不需要自己设计制作VCO。有多种集成VCO可供选择
通常集成在IC芯片上的VCO相噪较差,专门的集成VCO略好些,大致相噪指标为:
3.VCXO 压控晶振
VCXO的实现方法是将原晶体振荡器的晶体以可变谐振频率的晶组替换。
7.3 锁相环 PLL
锁相环是一个带负反馈(相位)的非线性系统,尤其是由开始未锁到最终锁定的这一段工作过程非常复杂,数学分析十分繁琐。
然而,PLL应用最终都应处于锁定状态,锁定后的PLL在一定的动态范围之内是可以近似地认为是线性的!
故从工程角度出发可以用线性系统或准线性系统的方法对之进行分析。
7.3.1 锁相环组成与原理
一、基本组成
锁相环锁定后的线性化相位模型如下:
由上可见一个PLL至少应有三个组成部分:
鉴相器、低通滤波器、压控振荡器。
环路锁定后,环路中流动的信息是相位,因此,上述三个部分的线性化等效模型(锁定后)分别为:
1.鉴相器