Xilinx-Spartan6-学习笔记（23）：IIC时序分析

最新推荐文章于 2024-06-19 11:02:28 发布
最新推荐文章于 2024-06-19 11:02:28 发布
阅读量1.7k 收藏 11
点赞数 1
分类专栏： Linux嵌入式 文章标签： 嵌入式 fpga 时序模型
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_42826337/article/details/113392890
版权

Xilinx-Spartan6-学习笔记（23）：IIC时序分析

仍然是基于黑金教程的基础上的个人分析。

1、IIC时序简介

对于IIC的时序来说，主要有接收和发送两种，同时每种又分为读写单个或多个字节的情况，4种时序可以用下图来表示：
在这里插入图片描述
（1）写单个存储字节：起始信号（主机发送）+设备地址（主机发送）+ 应答信号（从机发送）+ 字地址（主机发送）+应答信号（从机发送）+ 有效数据（主机发送）+ 应答信号（从机发送） + 停止信号（主机发送）
（2）写多个存储字节：同理，只是发送有效数据是多个字节隔开
（3）读单个存储字节：起始信号（主机发送）+设备地址（主机发送）+ 应答信号（从机发送）+ 字地址（主机发送）+应答信号（从机发送）+ 起始信号（主机发送）+设备地址（主机发送） + 有效数据（从机发送）+ 停止信号（主机发送）
（4）读多个存储字节：同理，只是读取有效数据是多个字节隔开

其中涉及到几个重要的标志信号（起始信号、应答信号和停止信号）：

1、起始信号
在时钟线SCL保持高电平期间，数据线SDA上的电平被拉低（负跳变），定义为I2C总线的启动信号，它标志着一次数据传输的开始。
在这里插入图片描述

2、停止信号
在时钟线SCL保持高电平期间，数据线SDA被释放，使得SDA返回高电平（即正跳变），称为I2C总线的停止信号，它标志着一次数据传输的终止。
在这里插入图片描述

3、应答信号
地址的8位传送完毕后，成功配置地址的Slave设备必须发送“ACK”，即从机将SDA总线拉低。否则否则一定时间之后Master视为超时，将放弃数据传送，发送“Stop”。
在这里插入图片描述

数据位切换
在I2C总线上传送的每一位数据都有一个时钟脉冲相对应（或同步控制），即在SCL串行时钟的配合下，在SDA上逐位地串行传送每一位数据。进行数据传送时，在SCL呈现高电平期间，SDA上的电平必须保持稳定，低电平为数据0，高电平为数据1。只有在SCL为低电平期间，才允许SDA上的电平改变状态。
在这里插入图片描述
总线空闲状态为：SCL和SDA都保持高电平

2、代码分析

若想实现上述数据位切换的时序效果，就要设计好线性序列机，进行序列发送的逻辑设计的第一步就是对时间进行切片，即不同信号有不同的时序逻辑，那么就要通过最小的时间单位来控制各个信号。通过最小时间单元（系统时钟）和计数器即可完成这项任务。

以SDA和SCL信号为例，SCL的最稳定采样的位置就是在SDA的中央，那么通过下图的方法即可用cnt来进行时序的控制。
在这里插入图片描述
cnt每1个时钟周期累加一次，SDA变化一次需要200个时钟周期，sclk=50Mhz，那么IIC的速率为250Kbit/s。
在这里插入图片描述
2.1、eeprom.v

该文件的主要任务是控制eeprom的写和读，先将数据0x12写到地址0处，再将地址0处的数据读出来，相当于一个回环检测。

always @(posedge sclk or negedge rst_n)
	if(rst_n == 1'b0) begin
		i <= 4'd0;
		raddr <= 8'd0;
		rdata <= 8'd0;
		is_start <= 2'b00;
		rled <= 4'b0000;
	end
	else 
		case(i)
		0: begin
			if(done_sig) begin
				is_start <= 2'b00;
				i <= i + 1'b1;
			end
			else begin	//EEPROM写0x12到地址0
				is_start <= 2'b01;
				rdata <= 8'h12;
				raddr <= 8'd0;
			end
		end
		1: begin
			if(done_sig) begin
				is_start <= 2'b00;
				i <= i + 1'b1;
			end
			else begin //EEPROM读地址0
				is_start <= 2'b10;
				raddr <= 8'd0;
			end
		end
		2: begin
			rled <= rd_data[3:0];
		end
		endcase

2.2、ex_iic.v

该代码主要是对IIC的时序进行控制，利用start_sig来控制读或写。

//assign sda = is_out?rsda:1'bz;
assign sda = is_out?rsda:1'b0;

由于SDA数据线是inout型的一条双向线，那么就要利用代码对其方向进行控制，当is_out信号拉高时，sda线上的数据位rsda，否则为高阻态。即通过控制is_out信号的高低即可控制SDA数据线的方向，当is_out为高时，主机通过SDA向从机发送数据，当is_out为低时，从机向主机发送数据，这里将高阻态换为0是为了模拟从机向主机发送的停止位。

always @(posedge sclk or negedge rst_n)
	if(rst_n == 1'b0) begin
		i <= 5'd0;
		go <= 5'd0;
		c1 <= 9'd0;
		rdata <= 8'd0;
		rscl <= 1'b1;
		rsda <= 1'b1;
		is_ack <= 1'b1;
		is_done <= 1'b0;
		is_out <= 1'b1;
	end
	else if(start_sig[0])	//IIC数据写
		case(i)
		0: begin
			is_out <= 1;	//SDA端口输出
			if(c1 == 0) rscl <= 1'b1;
			else if(c1 == 200) rscl <= 1'b0;
			
			if(c1 == 0) rsda <= 1'b1;
			else if(c1 == 100) rsda <= 1'b0;
			
			if(c1 == 250-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else 
				c1 <= c1 + 1'b1;
		end
		
		1: begin	//写设备地址
			rdata <= {4'b1010,3'b000,1'b0};
			i <= 5'd7;
			go <= i + 1'b1;
		end
		
		2: begin	//写字地址
			rdata <= addr_sig;
			i <= 5'd7;
			go <= i + 1'b1;
		end
		
		3: begin	//写数据
			rdata <= wr_data;
			i <= 5'd7;
			go <= i + 1'b1;
		end
		
		4: begin	//停止位
			is_out <= 1'b1;
			
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;	//SCL先由低变高
			
			if(c1 == 0) rsda <= 1'b0;
			else if(c1 == 150) rsda <= 1'b1;//SDA由低变高
			
			if(c1 == 250-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		
		5: begin	//写IIC结束
			is_done <= 1'b1;
			i <= i + 1'b1;
		end
		
		6: begin
			is_done <= 1'b0;
			i <= 5'd0;
		end
		7,8,9,10,11,12,13,14: begin
			is_out <= 1'b1;
			rsda <= rdata[14-i];	//先发高位
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			else if(c1 == 150)	rscl <= 1'b0;
			
			if(c1 == f100k-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else
				c1 <= c1 + 1'b1;
		end
		15: begin	//等待应答
			is_out <= 1'b0;
			if(c1 == 100) is_ack <= sda;
			
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			else if(c1 == 150)	rscl <= 1'b0;
			
			if(c1 == f100k-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		16:	begin
			if(is_ack != 0) i <= 5'd0;
			else i <= go;
		end
		endcase
	
	else if(start_sig[1])  //IIC数据读
		case(i)
		0: begin
			is_out <= 1;	//SDA端口输出
			if(c1 == 0) rscl <= 1'b1;
			else if(c1 == 200) rscl <= 1'b0;	//SCL由高变低
			
			if(c1 == 0) rsda <= 1'b1;
			else if(c1 == 100) rsda <= 1'b0;	//SDA先由高变低
			
			if(c1 == 250-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		1: begin	//写设备地址
			rdata <= {4'b1010,3'b000,1'b0};
			i <= 5'd9;
			go <= i + 1'b1;
		end
		
		2: begin	//写字地址
			rdata <= addr_sig;
			i <= 5'd9;
			go <= i + 1'b1;
		end
		3: begin	//再次开始
			is_out <= 1'b1;
			
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			else if(c1 == 250) rscl <= 1'b0;
			
			if(c1 == 0) rsda <= 1'b0;
			else if(c1 == 50) rsda <= 1'b1;
			else if(c1 == 150) rsda <= 1'b0;
			
			if(c1 == 300-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		4: begin	//写设备地址（读）
			rdata <= {4'b1010,3'b000,1'b1};
			i <= 5'd9;
			go <= i + 1'b1;
		end
		5: begin	//读数据
			rdata <= 8'd0;
			i <= 5'd19;
			go <= i + 1'b1;
		end
		6: begin	//停止位
			is_out <= 1'b1;
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			
			if(c1 == 0) rsda <= 1'b0;
			else if(c1 == 150)	rsda <= 1'b1;
			
			if(c1 == 250-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		7: begin	//写IIC结束
			is_done <= 1'b1;
			i <= i + 1'b1;
		end
		8: begin	
			is_done <= 1'b0;
			i <= 5'd0;
		end
		9,10,11,12,13,14,15,16: begin
			is_out <= 1'b1;
			rsda <= rdata[16-i];
			
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			else if(c1 == 150) rscl <= 1'b0;
			
			if(c1 == f100k-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		17: begin		//等待应答信号
			is_out <= 1'b0;
			if(c1 == 100) is_ack <= sda;
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			else if(c1 == 150) rscl <= 1'b0;
			
			if(c1 == f100k-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		18: begin
			if(is_ack != 0) i <= 5'd0;
			else i <= go;
		end
		19,20,21,22,23,24,25,26: begin	//读数据
			is_out <= 1'b0;
			if(c1 == 100) rdata[26-i] <= sda;
			
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			else if(c1 == 150) rscl <= 1'b0;
			
			if(c1 == f100k-1) begin
				c1 <= 9'd0;
				i <= i + 1'b1;
			end
			else c1 <= c1 + 1'b1;
		end
		27: begin	//无应答
			is_out <= 1'b1;
			if(c1 == 0) rscl <= 1'b0;
			else if(c1 == 50) rscl <= 1'b1;
			else if(c1 == 150)	rscl <= 1'b0;
			
			if(c1 == f100k-1) begin
				c1 <= 9'd0;
				i <= go;
			end
			else c1 <= c1 + 1'b1;
		end
		endcase

（1）当start_sig为01时，IIC数据写入。
代码通过i来控制进行状态，通过c1来进行计数控制时序。
状态i=0是起始信号，i=1是设置写设备地址，i=2是设置写字地址，i=3是设置要写入的数据，i=4是停止信号，i=5是标志写IIC结束，i=6是将写结束信号清0，i=7到i=14是依次写8位数据，i=15是等待应答。
在这里插入图片描述

那么整体过程为（以下直接用状态值代替）:0完成起始信号，1将设备地址写入寄存器中，7到14将设备地址发送出去，15等待应答；2将写字地址写入寄存器中，7到14将写字地址发送出去，15等待应答；3将有效数据写入寄存器中，7到14将有效数据发送出去，15等待应答；4停止信号；5写IIC结束。

（2）当start_sig为10时，IIC数据读出。
代码通过i来控制进行状态，通过c1来进行计数控制时序。
状态i=0是起始信号，i=1是设置写设备地址，i=2是设置写字地址，i=3是第二个起始信号，i=4是设置读设备地址，i=5是跳转到读数据，i=6是停止信号，i=7是标志读IIC结束，i=8是将读结束信号清0，i=9到i=16是依次写8位数据，i=17是等待应答，i=18是用来跳转的，i=19到i=26是依次读8位数据，i=27表示没有应答。
在这里插入图片描述
那么整体过程为0-1-9-10-11-12-13-14-15-16-17-18-2-9-10-11-12-13-14-15-16-17-18-3-4-9-10-11-12-13-14-15-16-17-18-5-19-20-21-22-23-24-25-26-27-6-7-8。

（3）对于起始信号的控制

if(c1 == 0) rscl <= 1'b1;
else if(c1 == 200) rscl <= 1'b0;
	
if(c1 == 0) rsda <= 1'b1;
else if(c1 == 100) rsda <= 1'b0;

在这里插入图片描述
（4）对于结束信号的控制

if(c1 == 0) rscl <= 1'b0;
else if(c1 == 50) rscl <= 1'b1;	//SCL先由低变高

if(c1 == 0) rsda <= 1'b0;
else if(c1 == 150) rsda <= 1'b1;//SDA由低变高

在这里插入图片描述
（5）对于应答信号的控制

应答信号在发生完8位数据传输之后，由从机发给主机，因此在发送应答信号时is_out信号应该拉低。此时sda总线上为从机向主机发送的一个拉低信号。
在这里插入图片描述

小琛在路上
关注
  • 1
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
IIC总线时序详解
11-27
IIC总线时序详解
Xilinx的Spartan-6系列配置、概览、电源等资料合集
04-25
Xilinx的Spartan-6系列概览、配置、电源设计等资料合集，包括： Spartan-6 Family Overview Spartan-6 FPGA Configuration Spartan-6 FPGA Block RAM Resources Spartan-6 FPGA Configurable Logic Block Spartan-6 ...
STM32软件模拟IIC时序实现与EEPROM的通信
qq_43278452的博客
08-13 5315
IIC(Inter－Integrated Circuit)是一种两线式串行总线（SDA:数据线，SCL:时钟线）。属于同步通信（带同步时钟信号，即发送数据的同时还要发送时钟信号），传送方式为半双工（数据可以双向传输，但在某一时刻只能单向传输）。标准IIC总线传输速率一般为100kbps，高速IIC总线传输速率一般可达400kbps以上。本文主要内容是软件模拟IIC时序。.........
【车载开发系列】IIC总线协议时序图
最新发布
千月星跡
06-19 1126
IIC协议是一种具有自动寻址、高低速设备同步和仲裁等功能的高性能串行总线，它是一个真正的多主机总线，支持一对多（一主多从）、多对多传输（多主多从）。它是各种总线协议中使用信号线最少的，只需要两根线便可以实现功能。连在IIC总线上的每个器件都有一个唯一的地址识别。其中高四位A7-A4是从机器件的固定编址，出厂时就已给定；A3-A1是从机器件的引脚地址，通过接地接电源来形成地址。术语描述发送器发送数据到总线的器件接收器从总线接收数据的器件主机。
IIC 时序分析
qq_46055701的博客
08-27 815
IIC 个人总结 IIC:（按位传输的串行半双工总线），一个字节传输 组成：主机，从机，SCL（时钟线），SDA（数据线），总线，两个上拉电阻。 主机：可以从总线接收或向发送 从机：只能从总线接收 时钟线SCL：控制时钟 数据线：控制数据的收发 SCL,SDA两者配合，实现数据的收发 起始条件：数据开始传输的条件，SCL高电平，SDA由高电平到低电平 停止条件：数据传输结束的条件，SCL高电平，SDA由低电平到高电平 从机应答：主机发送完数据，释放SDA线，SDA被上拉电阻拉高，从机保持SCL高电平，
IIC时序详解
热门推荐
DriverMonkey的专栏
06-27 2万+
AT24C02是由ATMEL公司提供的，IIC总线串行EEPROM(electronic eraser programmer read only memory)，其容量为2kbit（256B），工作电压在2.7v"5.5v之间，生产工艺是CMOS。      一般数字芯片都在左下角和右上角为GND,VCC。容量的计算方法:AT24Cxx :01"1024   容量 = xx * 1k
xilinx spartan-6
08-08
在进行Xilinx Spartan-6的实验学习时，我们需要了解以下几个关键知识点： 1. **FPGA基础**：FPGA是一种可以由用户根据需求重新配置的集成电路，它由大量的可编程逻辑单元（CLB）、输入/输出块（IOB）和互连资源组成...
基于Xilinx-Spartan6 FPGA的MultiBoot设计的实现.pdf
07-13
基于Xilinx-Spartan6 FPGA的MultiBoot设计的实现.pdf
matlab有些代码不运行-SRC_VHDL:XILINX-Spartan6-采样率转换器
05-23
XILINX-Spartan 6-采样率转换器 一些代码被注释了...大多数不是...如果您不理解它，那么后果自负。 我正在积极进行设置，所以不要期望太高 / rtl-包含所有可合成的代码/ rtl / rom-两个系数文件：一个用于SRC，一个...
I2C总线的结构、工作时序与模拟编程
06-28
有关I2C总线的结构、工作时序与模拟编程的相关介绍，有参考程序等内容。
Xilinx的I2C总线控制器
06-11
Xilinx的I2C总线控制器(Verilog版本)，验证可以使用的！
Xilinx Spartan-6封装库
12-06
经检验，此 Xilinx Spartan-6 封装库完全可用，满足您进行EDA设计所需。
FPGA系列6——时序分析（周期约束）
flypassion的博客
01-12 785
create_clock -name <name> -period <period> -waveform {<rise_time> <fall_time>} [get_ports <input_port>] 参数 含义 -name 时钟名称 -period 时钟周期，单位为ns -waveform ...
IIC学习笔记（1）：简介、时序逻辑与基本模式
m0_59402432的博客
03-08 268
IIC通信协议的简介、时序逻辑与基本模式
Xilinx-Spartan6-学习笔记（21）：UART时序分析
qq_42826337的博客
11-19 1585
Xilinx-Spartan6-学习笔记（21）：UART时序分析 由于黑金教程只给出了代码和最终结果，没有中间分析的过程。经过犹豫后，还是决定花功夫进行一下时序分析，为了后续复习方便，也同时监督自己认真对待每一行代码。 话不多说，黑金教程里讲的咱们全部都跳过，直接上干货。 1、clkdiv.v文件 这个文件主要目的是通过50Mhz的系统时钟，分出一个较低频率的时钟用于UART串口驱动。取16倍波特率的目的是对每比特数据有16个时钟进行采样，从而确保不会漏采或者错采。 always @(posedge sc
IIC总线的操作时序
朱坚强的博客
03-16 1万+
IIC（Inter-Integrated Circuit）是IIC Bus简称, 它是一种串列通讯总线，使用多主从架构，由飞利浦公司在1980年代为了让主板、嵌入式系统或手机用以连接低速周边设备而发展。 IIC简介： IIC总线只有2根信号线，一根是数据线SDA，一根是时钟线SCL。SDA和SCL均为双向信号线，通过上拉电阻接正电源。当总线空闲时，两根线都是高电平。连接到总线上的任一器件，输出低电...
IIC的读写时序问题
鸟鸟崛起记的博客
04-27 1万+
首先要明确的是两张读写的协议图，后续要严格按照协议来写程序就可以了。读时序下面就以AT24Cxx为例详细说明一下：首先发出一个start信号，从设备地址，R/W（0，写），回应ACK表示有这个从设备存在。这时候是处理器从指定的从设备读数据的从设备里8bit存储地址的指定。所以这里R/W是0为写。ACK回应有这个设备的话，处理器把要访问的从设备里的8bit存储地址写好。ACK对方回应。继续一个star
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值