- 博客(11)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 卷积神经网络硬件实现综述：A Survey of Convolutional Neural Networks on Edge with Reconfigurable Computing
卷积神经网络硬件实现综述阅读
2023-01-28 11:21:36
2063
原创 Pulpino SoC中挂载AXI从机接口的自定义IP说明
AXI 从机接口挂载 Pulpino SoC 调试Pulpino SoC中挂载AXI从机接口的自定义IP说明PULPion SoC介绍自定义AXI IP挂载IP挂载框图代码修改脚本修改自定义AXI IP调试C语言编写软件调试硬件调试Pulpino SoC中挂载AXI从机接口的自定义IP说明本篇文章主要从工程的角度描述了如何将具有AXI从机接口的自定义IP挂载到Pulpino SoC上，其中不涉及到SoC中的任何原理知识。PULPion SoC介绍PULPion SoC整体架构如下图所示， PULPi
2022-05-02 22:13:32
1725
1
原创 边沿检测电路的Verilog实现
边沿检测电路的Verilog实现边沿检测， 就是检测输入信号， 或者 FPGA 内部逻辑信号的跳变， 即上升沿或者下降沿的检测。Verilog 代码：module work( input clk, input rst, input signal, output negedge_signal, output posedge_signal); reg dff1,dff...
2020-04-15 23:20:50
1260
原创 AES算法有限域GF(2**8)上的x乘法运算Verilog实现
AES算法有限域GF(2**8)上的x乘法运算Verilog实现不可约多项式为：有限域上的x乘法：x的乘法实现Verilog代码：module mul( input[7:0] data_in, output[7:0] data_out ); reg[7:0] dat; always @(data_in) begin dat <= {dat...
2020-04-15 23:16:52
4066
1
原创 简单单周期MIPS指令处理器设计Verilog实现
一、实验目的：1、利用Verilog语言完成单周期MIPS指令处理器的设计,2、锻炼复杂电路的设计能力。二、实验要求完成单周期MIPS指令处理器设计，并下载到FPGA开发板上，开发板的LED灯显示ALU的计算结果，处理器的时钟由开发板上的按键产生，每按一次键，产生一个时钟脉冲。单周期MIPS指令处理器能在一个时钟周期内完成add、sub、and、or、sw、lw、beq、j等一条MIPS...
2019-12-29 09:50:43
14139
11
原创 FPGA 数字钟
一、实验目的：1、利用QuartusⅡ软件编写Verilog HDL代码实现数字钟的基本功能，并进行波形仿真与电路分析。2、利用已经实现基本功能的Verilog HDL代码下载到DE0开发板中进行功能验证。二、实验要求：1、要求设置的数字钟能够正常计数且具有调时、调分的基本功能。2、数字钟为24小时制，只显示小时和分钟，不显示秒钟。3、数字钟上共有3个按钮，分别为Button0、Butt...
2019-12-29 09:26:40
3047
原创 51单片机之数字钟
#include "reg52.h"#include<stdio.h> sbit PA = P2^0;sbit PB = P2^1;sbit PC = P2^2;sbit Button0 = P3^3; sbit Button1 = P2^3;sbit Button2 = P2^4;sbit Button3 = P2^5;sbit Button4 = P2^6; ...
2019-12-25 12:40:51
1404
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人