FPGA
文章平均质量分 67
分别用 Verilog语言以及通过Simulink的MBD方法来实现FPGA开发,这里记录了我的学习过程
肆拾伍
有问题请留言,私信不回
展开
-
Simulink HDL Coder FPGA初级开发实践(五)FFT以及CORDIC算法进行信号相位校正
本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDLCoder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给后人一些启发。......原创 2022-08-02 12:17:19 · 3113 阅读 · 18 评论 -
Simulink HDL Coder FPGA初级开发实践(四) 自动贩卖机建模
前言: 本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDL Coder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给后人一些启发。文章目录1. Simulink 模型![在这里插入图片描述](https://img-b.原创 2022-05-02 17:58:28 · 1422 阅读 · 0 评论 -
Simulink HDL Coder FPGA初级开发实践(三) 按键消抖
前言: 本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDL Coder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给后人一些启发。文章目录1. Simulink 模型2. 生成HDL代码3. 完整代码4. 完整使用流程.原创 2022-05-02 17:41:29 · 1606 阅读 · 4 评论 -
Simulink HDL Coder FPGA初级开发实践(二) LED流水灯
前言: 本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDL Coder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给后人一些启发。文章目录1. Simulink 模型2. 生成HDL代码3. 完整代码4. 完整使用流程.原创 2022-03-28 21:04:16 · 1248 阅读 · 10 评论 -
Simulink HDL Coder FPGA开发实践之 基本使用流程介绍
前言: 本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDL Coder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给后人一些启发。本文根据Mathworks官方提供的范例,对HDL Coder的使用进行全流程的介绍,根.原创 2022-03-28 21:02:34 · 5627 阅读 · 7 评论 -
Simulink HDL Coder FPGA初级开发实践(一) LED呼吸灯
前言: 本栏目除特别说明以外,均采用的黑金AX7103开发板,该开发板时钟频率为200M,并且是双端时钟,因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录,如有不足请在评论区指出,博主不会对各位的问题作出解答,请谅解。博主深知网络上关于HDL Coder的资料十分稀少,特别是中文资料几乎没有,并且官方给出的例子大多挺难不适合入门,因此将自己摸索的过程记录下来,希望给后人一些启发。文章目录1. Simulink 模型2. 生成HDL代码3. 管脚图4. simulin.原创 2022-03-28 19:58:03 · 2120 阅读 · 3 评论 -
Simulink HDL Coder FPGA开发之 脚本自动设置HDL参数
在使用MATLAB HDL Coder Toolbox的时候,每次新建一个Simulink模型都会重置Verilog代码生成的参数,默认生成VHDL代码,不生成Report,有时候也不需要clk_enable信号,所以需要有一个方便的办法自动批量更改一下。这个脚本的目的:在MATLAB命令行输入: sethdl(),会自动获取当前活动的Simulink模型,然后将输出代码更改为Verilog,生成可跟踪的Report等,读者可以根据自己的需求更改脚本,如果没有活动的Simulink模型则无操作。fu原创 2022-03-23 00:22:33 · 1700 阅读 · 1 评论