计算机组成原理学习笔记之《唐书》-第四章-存储器

						机组学习笔记（四）-存储器

4.1.1 存储器的分类
4.1.2存储器的层次结构
4.2主存储器
4.2.1主存储器概述
主存的基本组成
主存和CPU的联系

译码器、驱动器和读写电路制作在存储芯片中，MAR、MDR制作在CPU中，二者由总线连接。

而主存中的存储单元是如何分配的呢？
主存中的地址分配

IBM 370机为32位，则其为4字节机器，且其规定4字节为1字。
如图a，每一个小矩阵中包含一个字节，每一行含4个字节，即一个字。如果按字节寻址（即寻找字节的地址），那每一个小矩阵都有独立的一个地址（即方格中的数字）。如果按字寻址，那显然不能给按0,1,2,3给字地址编号，因为存储的最小值是字节，所以我们就应该把该字所包含的字节中的高位的地址赋给他。如第一行中的0，第二行中的4。如果已找到4，要继续寻址，那如何区分其包含的更小的字节地址呢。为方便，选择81,83。二进制转换，81=1010001₂，83=1010011₂。可以发现，在4字节机器中，一个字地址所包含的字节地址仅有后2位不同，所以仅需由后两位区分。

4.2.2半导体存储芯片简介

1.存储芯片的基本结构

芯片的容量由其地址线和数据线共同决定。地址线决定了存储单元的数量，数据线决定了每一个存储单元所包含的存储元。例如地址线10根，数据线4根，则其有2¹⁰ =1024≈1K个存储单元，其数据线可传输4位数据，每个存储单元有4个存储元，可存储4位，总容量为1k×4位=4K位。再如地址线位14根，数据线位1根，则其有2¹⁴=16,384≈16K个存储单元，每一个存储单元可存储1位，所以总容量就是16k×1=16K位。
片选线的是选择存储芯片的。因为通常为优化结构，半导体存储器会由多个芯片组成，所以要通过片选线选择使用哪个芯片。
我们可以把32片16K×1位的芯片组合成64K×8位的芯片，如图

每8片为1组，组成一个大芯片，则为16K×8位，4个这样的大芯片排列起来，则为64K×8位。片选器来选择由哪个芯片工作。

2.芯片的译码驱动方式
半导体存储芯片的译码驱动方式有两种：线选法和重合法。
16×8位线选法结构

每个存储单元仅由一根地址选择线（字选择线）直接控制。当地址线为1111时选中第15根字线，再由读写电路把8位数据写入。
1K×1位重合法

其有10根地址线，为使其能表示更多地址，我们把它分为X和Y各5根，则译码器可输出32×32个信号，这样便可选择矩阵中任意一个存储单元。上面这张图表示的是1K×1位的芯片，若要构成1K×1字节芯片，则需要8片该芯片。

线选法与重合法比较。
上述线选法可以看作是一个16×1的矩阵，而重合法则是一个32×32矩阵。若要使用线选法达到重合法的数据容量，则需要一个1024×1的矩阵，其结构严重失调。但因其结构简单，适用于较小规模电路。

4.2.3随机存取存储器
随机存取存储器按照存储信息的原理不同，可分为静态RAM和动态RAM两大类。
1.静态RAM（Static RAM,SRAM）
(1)SRAM基本电路组成
SRAM基本电路组成

图中M1~M4构成了一个交叉耦合反相器（即两个反相器互为输出输入），可保存1位数据。
图缘唐书，有疑问

先介绍图中各器件，T1-T6称为其基本单元电路。T1-T4对应上上图中M1-M4，构成锁存器，其中A与A’反相。图中T5、T6为行选择器，与行译码器输出相连，T7、T8与列选择器，与列译码器输出相连，当且仅当T5-T8同时工作时，才可进行读写操作。读写放大器由三态使能反相器构成，当读选择或写选择激活时才工作，由D_IN或D_OUT进行数据传输。
当其进行读操作时，T5-T8工作，数据由位线A传输至读出放大器，而位线A’则传输A的反相，直至第一个写放大器（反相器），被反相为A，依然输出至读出放大器。
写操作类似。

下面以Intel2114芯片为例详细说明。
Intel2114芯片外特性示意图