基带数字信号处理

当接收机在捕获、跟踪接收信号后,它接着要对信号进行位同步和帧同步处理,从而从接收信号那里获得信号发射时间和导航电文,并最终实现GPS定位。

位同步

即从接收信号中找到数据比特的边缘。

位同步算法的依据

  • 在没有噪声的情况下,载波环正确解调出来的1 ms宽的比特值在同一个20 ms宽的数据比特时沿下应该相等,而相邻两个1 ms宽的比特值只可能在数据比特边沿处发生跳变。

  • 在正常情况下,接收到的卫星信号中所含的导航电文必然存在着数据比特跳变。

  • 每一个20 ms宽的数据比特起始沿在时间上必定与某个C/A码周期中的第一个码片起始沿重合。

在1 ms宽的相干积分起始沿与C/A码周期起始沿对齐的前提下,位同步算法可利用这三个事实来确定数据比特起始沿。

位同步算法

直方图

在相干积分时间 T c o h T_{coh} Tcoh为1 ms的情况下,载波环每1 ms输出一个值为0或1的当前数据比特估计值。如果没有噪声和其他接收机运行错误,那么确定比特边沿这一任务其实相当简单:

  • 凡是相邻两个1 ms宽的数据比特之间发生了跳变,那么它们之间的交界沿就是数据比特边沿,并且在该比特边沿后的每20个值,应该与全部为0或者全部为1的1 ms宽的数据比特一起,合并成一个值为0或者为1的20 ms宽的正常数据比特。

在实际中,由于噪声等各种原因,1 ms宽的数据比特流有时并不呈一个清晰而又有规律的模式,我们需要观察多个数据比特跳变现象以提高判断比特边沿的可靠性。

直方图法首先将载波环所输出的1 ms宽数据比特流用1~20循环编号,其中编号为1的首个数据比特是任意选定的,然后逐个统计相邻两个毫秒之间的数据跳变情况:若第i个数据到第i+1个数据发生了跳变,则对应于第i+1个直方的计数器值加一,否则计数器值保持不变。这样,每当处理完20 ms的数据之后,直方图法查看统计结果是否为以下两种情况中的一种:
在这里插入图片描述

  1. 有一个直方的计数器值达到门限值 N 1 N_{1} N1:这种情况(如图)位同步被认为已经成功实现,其中比特边沿偏差为3 ms。第1至第3毫秒属于一个比特,第4至第20毫秒加上紧随其后的第1至第3毫秒属于下一个比特。
  2. 至少有两个直方的计数器值达到或超过门限值 N 2 N_{2} N2:这种情况表明了信号强度太弱,或者这一段导航电文所包含的数据比特跳变太少,于是位同步失败,所有各个直方的计数器清零,然后重新开始对数据跳变的统计。
    如果以上两种情况均没有发生,那么接收机继续对数据流进行逐个检查和统计。若载波环在尚未实现位同步之前出现对信号的失锁,则以上统计过程同样需要清零重启。

在实现位同步的统计过程期间,直方图法认为信号强度不变,于是门限值 N 1 N_{1} N1 N 2 N_{2} N2可各自为一常数。为了保证对弱信号进行位同步的可靠性,接收机通常需要增加对弱信号数据比特跳变的统计时间 T b s T_{bs} Tbs(在 T b s T_{bs} Tbs秒的统计时间内,20 ms宽的数据比特共有50 T b s T_{bs} Tbs个)。

硬件方法

接收机利用20个并行相关器及其相关支路对接收信号进行时间长度均为20 ms的相干积分,其中的关键是让这20个相关支路的相干积分起始沿分别相差1 ms,然后检查这20个相干积分结果的信噪比。若某条相关支路获得最高的相干积分结果信噪比,则相应的相干积分起始沿必定与比特起始沿对齐,即 比特起始沿被找到,位同步实现。

容错性

数据比特解调必须具有一定的容错性,即属于同一数据比特的20个1 ms宽的数据比特值并不需要相互完全一致,偶尔发生几个毫秒的数据解调错误有时可能对整个数据比特的正确解调没有影响。比如,

  1. 利用科思塔锁相环对20个1 ms长的相干积分值 I p I_{p} Ip进行相加,然后根据和的正负号来判断该20 ms长的正常数据比特值
  2. 求平均值:将1 ms宽的数据比特表达成+1和−1的电平值形式,然后如果20个1 ms宽的数据比特电平值的平均值不小于+0.9或者不大于−0.9,那么相应的正常数据比特的电平值就等于+1或者−1;如果平均值位于−0.9至+0.9之间,那么这一正常数据比特的解调结果视为无效,或者先前实现的位同步正确性值得怀疑。

误差来源

  1. 当载噪比 C 0 / N C_{0}/N C0/N较低或者用户动态性较强时,锁相环解调出的 T c o h T_{coh} Tcoh宽数据比特的错误率会较高,相应地,比特错误率和位同步错误率也就较高。
  2. 采样时钟的偏差和频率漂移也有可能造成某1 ms的数据从这一个比特时段被错误地划分到另一个比特时段。位同步错误会在信号发射时间和相应的伪距测量值中引入整数个毫秒的错误(又称毫秒错误)。由 于1 ms错误相当于约300 km的伪距测量误差,在卫星伪距测量值足够多的情况下,定位导航运算模块应该很容易检测出这种由基带数字信号处理模块引入的毫秒错误。

帧同步

即从接收信号中找到子帧起始边缘。
在实现了位同步之后,载波环解调出来的20 ms宽的正常数据比特流还存在如下两个问题:一是这些具有180°相位模糊度的比特值是否应该被全部反相,二是如何将这些比特分成每30个一组的字。

基本思路

导航电文每一子帧的第一字为遥测字,而遥测字的首八个比特是值固定在10001011的同步码。卫星首先对原始数据比特进行海明编码,然后再将编码后的比特播发出去。在卫星实际播发的比特中,因为每一子帧最后一字的最后两个比特始终被控制为00,所以这两个比特与下一个字(即恰好为遥测字)的原始比特放在一起进行编码后,从卫星上实际播发出去的同步码始终为10001011,而不可能是其反相值。
因此,通过逐个搜索被解调出来的数据比特,从中找到与同步码完全相匹配或者全部反相的八个连续比特,可以确定子帧边缘并解决数据比特的180°相位模糊度问题。除了同步码以外,帧同步算法还可利用周内时(TOW)、奇偶校验码等导航电文中的其他数据比特信息帮助更快、更可靠地完成帧同步及其确认过程。
需要指出的是,在解调出来的数据比特流中寻找同步码的过程,可以等价地视为同步码与数据比特流进行相关运算,而搜索到绝对值最大的相关值就相当于找到了同步码或者其反相值。

帧同步算法

在这里插入图片描述

奇偶校验和电文译码

奇偶校验流程

卫星对所要播发的数据比特采用海明(32, 26)编码方式进行编码,并且编码也同时产生了6比特的奇偶检验码。当接收机从接收到的卫星信号中解调出以字为结构单位的数据比特 D i D_{i} Di后,它一方面需要检验每个字中的30个数据比特 D i D_{i} Di是否满足奇偶检验,另一方面要对 D i D_{i} Di进行编码的逆向操作,即解码,从而得到原始数据比特 d i d_{i} di
在这里插入图片描述
矩阵H中的元素值1与0分别代表相应的比特值是否参加异或相加运算。
在这里插入图片描述
在这里插入图片描述
经海明(32, 26)编码后的奇偶检验具有一定的检错与纠错功能,然而它对爆发型多比特错误的检错能力不强。如果接收通道一旦发现奇偶检验不通过但又未能纠正所有的错误比特,那 么 作为整个字的这30比特一般被全部放弃,而只有能满足奇偶检验的一个字才会被认为是正确的。

当一个字通过奇偶检验后,该字的前24个解码结果 d 1 , d 2 , . . . , d 24 d_{1}, d_{2}, ..., d_{24} d1,d2,...,d24应当被保存起来。当一个子帧的10个字被全部收集完整后,接收机就可以按照《GPS界面控制文件》给出的数据比特格式翻译出导航电文参数。

译码

译码的首要任务是从子帧的交接字中获得属于信号播发时间一部分的周内时TOW。一旦某个接收通道对卫星信号的交接字通过了奇偶检验,则周内时就可从该字的前17个比特获得,于是整个接收机对当前时间的掌握准确程度就可达微秒级,这非常有利于接收机加快完成对其他可见卫星信号的捕获和实现GPS定位。
若一个测量值能被用于GPS定位运算,则接收机必须至少拥有相应卫星的钟差校正参数和星历参数,也就是说接收机必须至少正确、完整地收集其第一子帧、第二子帧和第三子帧的数据比特。为了实现首次定位,接收机一般来说需要收集至少四颗不同卫星的前三个子帧数据比特,于是包括信号的捕获所需花费的时间在内,接收机冷启动首次定位所需时间的平均值大约为30 s。

谢钢.《GPS原理与接收机设计》.[Z].undefined.电子工业出版社.2017.

第1章 绪论 1. 1 引言 1. 2 扩频通信的基本原理 1. 2. 1 理想通信系统的带宽和S/N的互换关系 1. 2. 2 潜在抗干扰理论 1. 3 扩频通信中的基本参数 1. 4 本书的结构 参考文献 第2章 伪噪声序列 2. 1 引言 2. 2 伪噪声序列的性质及其产生 2. 2. 1 伪噪声序列的性质 2. 2. 2 伪噪声序列的相关性 2. 2. 3 伪噪声序列的部分相关 2. 3 m序列 2. 3. 1 m序列的性质 2. 3. 2 m序列相关函数的波形及功率谱 2. 3. 3 产生指定延迟的m序列及m序列的保密性研究 2. 3. 4 m序列的构造 2. 4 Gold序列及其他伪噪声码序列 2. 4. 1 Gold序列 2. 4. 2 其他伪噪声序列 参考文献 第3章 锁相环原理 3. 1 引言 3. 2 锁相环基本理论 3. 2. 1 一些基本公式 3. 2. 2 环路等效噪声带宽 3. 2. 3 数字锁相环的基本理论 参考文献 第4章 数字下变频器 4. 1 引言 4. 2 扩频通信中ADC参数的选择 4. 2. 1 ADC量化效应 4. 2. 2 数的表示法及其在量化中的影响 4. 2. 3 量化bit数的性能分析 4. 2. 4 在DDC中ADC的选择原则 4. 3 DDC的有效实现结构 4. 3. 1 数字混频器原理 4. 3. 2 同相 I 和正交 Q 的DDC实现结构 4. 4 DDC的多速率采样处理 4. 4. 1 整数M倍抽取 4. 4. 2 CIC滤波器 4. 5 采用CORDIC算法实现DDC 4. 5. 1 CORDIC运算器原理 4. 5. 2 CORDIC的VLSI结构 参考文献 第5章 直接数字频率合成器 5. 1 引言 5. 2 DDFS原理及其性能分析 5. 2. 1 直接数字频率合成器的工作原理 5. 2. 2 DDFS的杂散来源及其分布特性 5. 2. 3 改善DDFS杂散输出频谱的几种方法 5. 2. 4 DDFS的VLSI结构 5. 3 基于Galois域的数字控制振荡器 NCO 5. 3. 1 数字控制振荡器的数学原理 5. 3. 2 Galois域NCO的VLSI结构 参考文献 第6章 数字抑制载波跟踪环 6. 1 引言 6. 2 几种经典的载波跟踪环 6. 2. 1 抑制载波跟踪环的结构形式 6. 2. 2 松尾环的QPSK解调 6. 2. 3 16QAM解调环 6. 2. 4 通用载波恢复环 6. 3 数字Costas环的设计 6. 3. 1 数字Costas环的功能部件及参数设计 6. 3. 2 数字Costas环的VLSI结构 参考文献 第7章 扩频码序列的捕获 7. 1 引言 7. 2 统计随机信号检测理论的简单回顾 7. 2. 1 Bayes和Neyman Pearon假设检验 7. 2. 2 在加性高斯白噪声下对无衰落信号的非相干接收 7. 2. 3 吸收式Mark. v链和锁定检测理论 7. 3 几种典型的PN码捕获算法 7. 3. 1 相干扩频通信的PN码捕获算法 7. 3. 2 非相干扩频通信的PN码并行捕获算法 7. 3. 3 减少剩余码相位偏移效应的PN码捕获算法 7. 4 数字非相干混合并行捕获的VLSI结构 7. 4. 1 非相干混合并行捕获算法 7. 4. 2 非相干混合并行捕获算法映射至VLSI结构 7. 5 PN码捕获系统的自适应门限算法 7. 5. 1 单个数据样本的门限计算 7. 5. 2 基于窗口计数器的自适应门限算法 7. 5. 3 利用瞬时标定功率的自适应门限算法 参考文献 第8章 数字延迟锁定跟踪环 8. 1 引言 8. 2 DLL基本原理 8. 2. 1 全时间非相干DLL跟踪 8. 2. 2 单△型抖动环 TDL 跟踪 8. 3 关于PN码跟踪环性能的采样和量化效应分析 8. 3. 1 非等量采样 8. 3. 2 码跟踪环 8. 3. 3 环路分析 8. 4 抗多径效应的PN码跟踪算法 8. 4. 1 算法的系统描述 8. 4. 2 优化滤波器的加权 8. 5 数字非相干双△△DLL跟踪算法及VLSI结构 8. 5. 1 非相干双△DLL跟踪算法描述 8. 5. 2 环路参数设计及部分单元部件的VLSI结构 8. 5. 3 数字式非相干双△DLL的VLSI结构 8. 6 窄相关DLL原理及性能 8. 6. 1 窄相关DLL原理 8. 6. 2 窄相关DLL的统计特性分析 8. 6. 3 多径误差分析
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值