数字电路｜组合电路实验--加/减法运算器设计

组合电路实验–加/减法运算器设计

一、模块设计说明
输入信号：
（1）C0:最低位进位输入
（2）A和B：参加运算的数据
（3）ADD：控制信号，用于决定运算功能
如果ADD=0，做加法，即F=A+B+C0
如果ADD=1，做减法，即F=A-B-C0

输出信号：
（1）C4:最高位进位输出
（2）F：A和B根据ADD来进行加法或者减法运算的结果
（3）ZF：结果为零标志。当运算结果F[3:0]=0000时，则ZF=1；当运算结果F[3:0]！=0000时，ZF=0
（4）CF：是进位/借位标志
加法运算，进位标志，表明无符号运算发生溢出，此时若C4=1，则CF=1，若C4=0，则CF=0
减法运算，借位标志，表明不够减，此时若C4=1，则CF=0，若C4=0，则CF=1

二、实验程序代码

module shiyan7(A,B,C0,ADD,C4,F,ZF,CF);
input [3:0]A;
input [3:0]B;
input ADD;
input  C0;
output C4,ZF,CF;
reg C4