计算机组成原理笔记——总线、总线控制

总线的作用
把需要通讯的各个部件连接起来

总线的定义
总线是连接各个部件的信息传输线，是各个部件共享的传输介质。

总线上的信息传输
分为串行和并行

总线结构

总线的分类

1. 片内总线：芯片内部的总线

2. 系统总线：计算机各部件之间的信息传输线
   数据总线：双向；与机器字长，存储字长有关。
   地址总线：单向；与存储地址，I/O地址有关。
   控制总线：输出：存储器读，存储器写，总线允许，中断确认；输入：中断请求，总线请求；

3. 通信总线：用于计算机系统之间或计算机系统与其他系统之间的通信
   传输方式：串行通信总线；并行通信总线

总线特性及性能指标
总线特性

1. 机械特性：尺寸、形状、管脚数及排列顺序
2. 电气特性：传输方向和有效的电平范围
3. 功能特性：分为地址线、数据线、控制线
4. 时间特性：信号的时序关系

总线的性能指标

• 总线宽度：数据线的根叔；
• 标准传输率：每秒传输的最大字节数（Mbps）；
• 时钟同步/异步：同步/不同步；
• 总线复用：地址线与数据线复用；
• 信号线数：地址线、数据线和控制线的总和；
• 总线控制方式：并发、自动、仲裁、逻辑、计数；
• 负载能力

总线标准
总线标准是系统与各模块、模块与模块之间的一个互连的标准界面。

总线结构
单总线结构

计算机的各个结构都由一根系统总线连接，它采用单根信号线，既传输时钟又传输数据，而且数据传输是双向的，具有节省I/O口线、资源结构简单、成本低廉、便于总线扩展和维护等诸多优点。
采用简单的单总线结构，虽然可以构成计算机系统，但是它的信息吞吐量受到限制，工作效率和计算机的使用范围受到很大的限制。

双总线结构
双总线结构又分为面向CPU的双总线结构和面向存储器的双总线结构。
面向CPU的双总线结构
由于外部设备与主存储器之间没有直接的通路，它们之间的信息交换必须通过CPU才能进行中转，从而降低了CPU的工作效率

面向存储器的双总线结构
面向存储器的双总线结构信息传送效率较高，这是它的主要优点。但CPU与I/O接口都要访问存储器时，仍会产生冲突。

总线的判优控制
主设备 对总线有控制权
从设备 响应从主设备发来的总线命令

链式查询

计数器定时查询

独立请求方式

总线通信控制
目的：解决通信双方协调配合问题
总线传输周期：

• 申请分配阶段：主模块申请，总线仲裁决定；
• 寻址阶段：主模块向从模块给出地址和命令；
• 传数阶段：主模块和从模块交换数据；
• 结束阶段：主模块撤销有关信息；

总线通信的四种方式
同步通信：由统一时标控制数据传送
异步通信：采用应答方式，没有公共时钟标准
半同步通信：同步、 异步相结合
分离式通信：充分挖掘系统总线每个瞬间的潜力

同步式数据输入

T1之前主设备先给出地址信号，T1给出读命令，T2从设备给出数据信号，T3数据信号和读命令撤销，T4地址命令撤销。

同步式数据输出

T1之前主设备先给出地址信号，T1给出数据信号，给出写命令，T3数据信号和写命令撤销，T4地址命令撤销。

同步通信方式，所有的从模块都用同一个时标进行控制，主从模块是强制同步的

异步通信

不互锁：主设备不管有没有接收到应答信号，都会撤销请求信号，从设备不管主设备是否接收到应答信号，都会撤销应答信号
半互锁：主设备接收到应答信号之后，撤销请求信号。（可能会造成请求信号一直保持高电平）
全互锁：主设备接收到应答信号之后，撤销请求信号，主设备的请求信号撤销以后，从设备才会撤销应答信号。

不采用时钟信号，只采用握手信号。没有定宽定距的时钟，增加了两条线，主设备发出请求线，从设备应答主设备发出的请求(应答线)。

半同步通信(同步、异步结合)
同步：有时钟来管理整个通信过程。发送方用系统时钟前沿发信号，接收方用系统时钟后沿判断、识别
异步：允许不同速度的模块协调工作，增加了一条等待信号，
例：输入数据
从模块发出WAIT信号，主模块进行检测，如果检测到，则插入Tw，当WAIT为低电平时，等待一个T，直到主模块检测到WAIT为高电平时，进行下一个周期

三种通信的共同点：
在一个总线传输周期内
主模块发送地址、命令：占用总线
从模块准备数据：总线空闲
从模块向主模块发数据：占用总线

分离式通信
充分系统总线每个瞬间的潜力
一个总线传输周期
子周期1：主模块发出地址、命令申请占用总线，使用完后即放弃总线的使用权。
子周期2：从模块(可以变成主模块)准备数据接收(或者要发送的数据)申请占用总线，将各种信息送至总线上。

分离式通信特点：
1、各模块都有权申请占用总线。
2、采用同步方式通信，不等对方回答。
3、各模块准备数据时，不占用总线
4、总线被占用时，无空闲