计算机组成——第五章输入输出系统

概述

一、输入输出系统的发展概况

 接口实现数据转换，使得CPU和IO可以并行
 DMA控制器相当于CPU派了个助手DMA去和IO交互，但一个DMA控制器只能和一个设备交互
 3.通道可以看成是简单的处理器或小型DMA控制器，有自己的指令系统，通过执行通道程序可以控制连在通道上的IO设备与主机直接进行数据传输；
 4.有的大型计算机的I/O处理机甚至在没有IO设备工作时，可以做电脑的主机处理器使用，
 随着发展，外设的独立性越来越强

二、输入输出系统的组成

• IO指令的操作码相当于是IO指令的标志，表示这样的指令是IO指令
• 命令码指出要对I/O指令的操作
  设备码：IO设备的地址或某个寄存器的地址
• 通道有自己的控制器，有的通道还有自己的存储器；通道下还可以带子通道可以带设备控制器，每个设备控制器可以连多个设备

三、I/O设备与主机的联系方式

• 统一编址:接口和内存合在一起统一编址
• 不统一编址:接口和内存、指令分开编址
• 串并行指设备和接口之间的传送，接口与主机始终并行
  
  接口可以存一些信息
  

I/O设备与主机信息传送的控制方式

CPU不中断当前程序，但要在通道被占用时等待一个存取周期

四、I/O设备与主机信息传送的控制方式

I/O外部设备

一、概述

二、输入设备

三、输出设备

四、其他

五、多媒体技术

I/O接口

一、概述

1. 选择哪个设备参与本次输入输出操作
2. 外设类型多样，工作速度差异大
3. 接口与主机之间采用并行传输，外设与接口可能串行传输
4. 主机和IO的电平可能不一致
5. CPU通过接口来传送控制命令，控制外设工作
6. 接口要有状态标志，是否已经准备好，是否有中断请求。在主机和外设间加上接口

二、接口的功能和组成

• 设备选择电路逻辑上即比较器，比较与CPU给出的地址是否相同
• 数据缓冲寄存器可以改为并串转化电路
• 完成触发器D=1，表示IO设备准备工作已完成
• 工作触发器B=1，表示未准备好
• 屏蔽触发器=1：设备完成工作，但不能发出中断请求，因当前主机处理的工作重要性比这次输入输出的大
  

三、接口类型

程序查询方式

一、程序查询流程

优先级高的先检查状态标记

• 计数器：（从n减或从-n加）控制传输数据量

二、程序查询方式的接口电路

• D=1,说明数据已经被放入DBR中，CPU可以通过数据线进行读入传输

程序中断方式

一、中断的概念

二、中断的产生

三、程序中断方式的接口电路

1中优先度比正在执行的低的，则屏蔽掉
3.找中断服务程序的入口地址

1.配置中断请求触发器和中断屏蔽触发器

2.排队器

3.中断向量地址形成部件

4.程序中断方式接口电路的基本组成

四、I/O中断处理过程

1.CPU响应中断的条件和时间

B启动设备，D=1设备已经准备好了

五、中断服务程序流程

DMA方式

一、DMA方式的特点

2.DMA与主存交换数据的三种方式

周期窃取是窃取一个存取周期

实用性不强

二、DMA接口的功能和组成

AR:地址寄存器，WC：字，剩余数据量数计数。DAR：寄存器，设备选择电路使用。BR:数据缓冲器
DREQ:设备请求
HRQ：总线请求
传输结束，中断机构向CPU发送中断请求

三、DMA的工作过程

1.DMA传送过程

传输结束，WC会发生溢出
DMA方式以数据块传输

2.DMA接口与系统的连接方式

按优先级响应

排队在CPU内部

3.DMA方式与程序中断方式的比较

DMA通常连高速设备，优先级高

四、DMA接口的类型

但传输只有一个在传，可以多个外设同时准备

速度越高，优先级越高