STM32 RCC—使用 HSE 配置时钟

一，STM32时钟树系统

STM32F103单片机微处理器的神经中枢是时钟系统，时钟系统为整个硬件系统的各个模块提供时钟信号。但因为每个硬件模块对时钟信号要求不同，因此需要在系统中设置多个振荡器，分别提供时钟信号，或者从一个主振荡器开始经过多次倍频，分频，锁相环等电路，生成各个模块的独立时钟信号。
STM32单片机的时钟树如下图所示：
STM32中时钟来源;
**1.**HSI：高速内部时钟信号8MHZ（内部RC震荡器产生，可直接作为系统时钟，或经过2分频后作为PLL输入(有温漂一般不作为 PLL 的时钟来源)）
**2.**LSI：低速内部时钟信号30~60KHZ（可以在停机和待机模式下保持运行，为独立看门狗和自动唤醒单元提供时钟）
**3.**HSE：高速外部时钟信号4~16MHZ（使用晶体振荡器产生，频率精确度高）
**4.**LSI：低速外部时钟信号32.768K（为RTC或其他功能提供精确的时钟源）
5.PLL：锁相环倍频输出
PLL用来倍频HSI或者HSE，时钟输入源可选择为HSI/2，HSE或者HSE/2,倍频可选择2~16倍，但是输出频率不能超过72MHZ）
6.PLL 时钟 PLLCLK
通过设置 PLL 的倍频因子，可以对 PLL 的时钟来源进行倍频，倍频因子可以是[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16]，由时钟配置寄存器 CFGR的位 21-18：PLLMUL[3:0] 设置。这里设置为 9 倍频，因为 PLL的时钟来源为 HSE=8M，所以经过 PLL 倍频之后的 PLL 时钟：PLLCLK = 8M *9 =72M。72M 是 ST 官方推荐的稳定运行时钟)
7.系统时钟 SYSCLK
系统时钟来源可以是：HSI、PLLCLK、HSE，具体的时钟配置寄存器 CFGR 的位 1-0：SW[1:0] 设置。一般系统时钟：SYSCLK = PLLCLK = 72M。
8.AHB 总线时钟 HCLK
系统时钟 SYSCLK 经过 AHB 预分频器分频之后得到时钟叫 APB 总线时钟，即 HCLK，分频因子可以是:[1,2,4，8，16，64，128，256，512]，具体的由时钟配置寄存器 CFGR 的位7-4 ：HPRE[3:0] 设置。片上大部分外设的时钟都是经过 HCLK 分频得到。
9.APB2 总线时钟 HCLK2
APB2 总线时钟 PCLK2 由 HCLK 经过高速 APB2 预分频器得到，分频因子可以是:[1,2,4，8，16]，具体由时钟配置寄存器 CFGR 的位 13-11：PPRE2[2:0] 决定。HCLK2属于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的 GPIO、USART1、SPI1 等。
10.APB1 总线时钟 HCLK1
APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到，分频因子可以是:[1,2,4，8，16]，由时钟配置寄存器 CFGR 的位 10-8：PRRE1[2:0] 决定。HCLK1 属于低速的总线时钟，最高为 36M，片上低速的外设就挂载到这条总线上，比如SPI2/3，USART2/3/4/5、I2C1/2 等。

二，系统时钟配置流程

结合系统时钟函数进行说明，此处利用HSE作为系统时钟来源（HSE由时钟配置寄存器 CFGR 的位 17：PLLXTPRE 设置，设置为 HSE 不分频，设置 PLL 时钟：PLLCLK = 8M *9 = 72M，APB时钟设置为 1 分频，即 HCLK=SYSCLK=72M， APB2 时钟设置为1 分频，即 PCLK2 = HCLK = 72M，APB1 时钟设置为 2 分频，即 PCLK1 = HCLK/2 = 36M）下面我们就以这个代码的流程为主线（代码源于野火教程），来分析时钟树，对应的是图中的黄色部分，代码流程在时钟树中以数字的大小顺序标识。

代码步骤 ：
1.开启HSE，并等待HSE稳定；
2.设置AHB、APB1、APB2的预分频因子；
3.设置PLL的时钟来源和倍频因子；
4.开启PLL，并等待PLL稳定；
5.把PLLCLK切换为系统时钟SYSCLK；
6.读取时钟切换状态位，确保PLLCLK被选为系统时钟。

static void SetSysClockTo72(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* 使能 HSE，并等待 HSE 稳定*/      
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);
  /* 等待 HSE 启动稳定，并做超时处理*/
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  
  if (HSEStatus == (uint32_t)0x01)
  {
    /* HSE 启动成功，则继续往下处理 */
    FLASH->ACR |= FLASH_ACR_PRFTBE;
/*  SYSCLK 周期与闪存访问时间的比例设置，这里统一设置成 2设置成 2 的时候，SYSCLK 低于 48M 也可以工作，如果设置成 0 或者 1 的时候，如果配置的 SYSCLK 超出了范围的话，则会进入硬件错误，程序就死了
 0：0 < SYSCLK <= 24M
 1：24< SYSCLK <= 48M
 2：48< SYSCLK <= 72M */
/* 设置 AHB、APB2、APB1 预分频因子*/
    /*AHB 预分频因子设置为 1 分频 HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;  
    /*APB2 预分频因子设置为 1 分频 PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    /*APB1 预分频因子设置为 2 分频 PCLK1 = HCLK/2 */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
/* 设置 PLL 时钟来源，设置 PLL 倍频因子，PLLCLK = HSE * 9 = 72 MHz*/
   RCC->CFGR &= (uint32_t)((uint32_t)(RCC_CFGR_PLLSRC| RCC_CFGR_PLLXTPRE| RCC_CFGR_PLLMULL));
   RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE| RCC_CFGR_PLLMULL9);
 	/*使能 PLL*/
   RCC->CR |= RCC_CR_PLLON;
   while ((RCC->CR & RCC_CR_PLLRDY) == 0) {
	}   
/*选择 PLL 作为系统时钟来源*/
	RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
	RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;
	/*读取时钟切换状态位，确保 PLLCLK 被选为系统时钟*/
	while ((RCC->CFGR&(uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08){
		}else{		//如果 HSE 启动失败，用户可以在这里添加错误代码出来
	}
}

三，其他时钟

A、USB 时钟
USB 时钟是由 PLLCLK 经过 USB 预分频器得到，分频因子可以是：[1,1.5]，具体的由时钟配置寄存器 CFGR 的位 22：USBPRE 配置。USB 的时钟最高是 48M，根据分频因子反推过来算，PLLCLK 只能是 48M 或者是 72M。一般我们设置 PLLCLK=72M，USBCLK=48M。USB 对时钟要求比较高，所以 PLLCLK 只能是由 HSE 倍频得到，不能使用 HSI 倍频。
B、Cortex 系统时钟
Cortex 系统时钟由 HCLK 8 分频得到，等于 9M，Cortex 系统时钟用来驱动内核的系统定时器 SysTick，SysTick 一般用于操作系统的时钟节拍，也可以用做普通的定时。
C、ADC 时钟
ADC 时钟由 PCLK2 经过 ADC 预分频器得到，分频因子可以是 [2,4,6,8]，具体的由时钟配置寄存器 CFGR 的位 15-14：ADCPRE[1:0] 决定。没有 1 分频。ADC 时钟最高只能是 14M，如果采样周期设置成最短的 1.5 个周期的话，ADC 的转换时间可以达到最短的 1us。如果真要达到最短的转换时间 1us 的话，那 ADC 的时钟就得是 14M，反推 PCLK2 的时钟只能是：28M、56M、84M、112M，鉴于 PCLK2 最高是 72M，所以只能取 28M 和 56M。
D、RTC 时钟、独立看门狗时钟
RTC 时钟可由 HSE/128 分频得到，也可由低速外部时钟信号 LSE 提供，频率为32.768KHZ，也可由低速内部时钟信号 HSI 提供，具体选用哪个时钟由备份域控制寄存器 BDCR 的位 9-8：RTCSEL[1:0] 配置。独立看门狗的时钟由 LSI 提供，且只能是由 LSI 提供，LSI 是低速的内部时钟信号，频率为 30~60KHZ 直接不等，一般取40KHZ。
E、MCO 时钟输出
MCO 是 microcontroller clock output 的缩写，是微控制器时钟输出引脚，在 STM32 F1系列中由 PA8 复用所得，主要作用是可以对外提供时钟，相当于一个有源晶振。MCO的时钟来源可以是：PLLCLK/2、HSI、HSE、SYSCLK，具体选哪个由时钟配置寄存器CFGR 的位 26-24：MCO[2:0] 决定。除了对外提供时钟这个作用之外，我们还可以通过示波器监控 MCO 引脚的时钟输出来验证我们的系统时钟配置是否正确。

四,实验（MCO 输出）

在 STM32F103 系列中，PA8 可以复用为 MCO 引脚，对外提供时钟输出，可以用示波器监控该引脚的输出来判断我们的系统时钟是否设置正确。
rccclkconfig.c

#include"rccclkconfig.h"
void HSE_SetsysCLK( uint32_t RCC_PLLMul_x){
	ErrorStatus  HSEStatus ;
	RCC_DeInit();//RCC寄存器复位为复位值
	RCC_HSEConfig(RCC_HSE_ON);//使能HSE
	HSEStatus=RCC_WaitForHSEStartUp();
	if(HSEStatus==SUCCESS){   //判断HSE是否启动成功	
	FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);//使能预取指
	FLASH_SetLatency(FLASH_Latency_2);	
	//设置AHB、APB1、APB2的预分频因子；
  RCC_HCLKConfig(RCC_SYSCLK_Div1);
  RCC_PCLK1Config(RCC_HCLK_Div2);
  RCC_PCLK2Config(RCC_HCLK_Div1);	
  RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_x);//设置PLL的时钟来源和倍频因子；
	RCC_PLLCmd(ENABLE);//使能 PLL
	while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY)==RESET);// 等待 PLL 稳定
  RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);//把 PLL 时钟切换为系统时钟 SYSCLK
	while( RCC_GetSYSCLKSource()!=0x08);// 读取时钟切换状态位，确保 PLLCLK 被选为系统时钟	
	}	else{	
		//如果 HSE 启动失败，用户可以在这里添加错误代码出来
	}
}

void MCO_GPIO_Config(){//初始化PA8
		GPIO_InitTypeDef GPIO_InitStructure;
		RCC_APB2PeriphClockCmd( RCC_APB2Periph_GPIOA, ENABLE);
		GPIO_InitStructure.GPIO_Pin = GPIO_Pin_8;	
		GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;   
		GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz; 
		GPIO_Init(GPIOA, &GPIO_InitStructure);
}

rccclkconfig.h

#ifndef RCC_RCCCLKCONFIG
#define RCC_RCCCLKCONFIG
#include "stm32f10x.h"
void HSE_SetsysCLK(uint32_t RCC_PLLMul_x);
void MCO_GPIO_Config();
#endif RCC_RCCCLKCONFIG

main()

#include "stm32f10x.h"
#include "rccclkconfig.h"
void Delay( uint32_t nCount)	 //简单的延时函数
{
	for(; nCount != 0; nCount--);
}
int main(void)
{	
    HSE_SetsysCLK(RCC_PLLMul_9)	;//SYSCLK = 8M * RCC_PLLMul_x   8*9=72MHZ
	MCO_GPIO_Config();  
    RCC_MCOConfig(RCC_MCO_SYSCLK);// 设置 MCO 引脚输出时钟，用示波器即可在 PA8 测量到输出的时钟信号，
	while (1)
	{
	}
}

实验结果

用示波器连接PA8检测频率：
设置PLL的倍频因子为9时，SYSCLK = 8M *9=72MHZ；

HSE_SetsysCLK(RCC_PLLMul_9);

设置PLL的倍频因子为10时，SYSCLK = 8M *10=80MHZ；

HSE_SetsysCLK(RCC_PLLMul_10);

注：本节代码来源于野火教程，部分内容来自STM32 库开发实战指南，由于初学，错误部分可以指出；