FPGA学习笔记一

最新推荐文章于 2025-03-19 18:35:13 发布
最新推荐文章于 2025-03-19 18:35:13 发布
阅读量941 收藏 25
点赞数 26
文章标签： fpga开发 学习 笔记
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44399814/article/details/145846840
版权

上板例程（一）：点灯

1 软件下载与安装

软件版本：Quartus Prime Lite 18.1

官网地址：https://www.intel.com/content/www/us/en/software-kit/665990/intel-quartus-prime-lite-edition-design-software-version-18-1-for-windows.html

选好对应安装包和操作系统、版本后点击下载

在这里插入图片描述

1.1 安装

解压完成后，双击文件夹里的components进入

在这里插入图片描述
找到QuartusLiteSetup-18.1.0.625-windows应用程序，双击

在这里插入图片描述
点击next

在这里插入图片描述
选择 I accept…，然后点击next

在这里插入图片描述
选择好安装目录后点击next

在这里插入图片描述
点击next

在这里插入图片描述
点击next

在这里插入图片描述
等待安装

在这里插入图片描述
在这里插入图片描述
安装完成点击finish

在这里插入图片描述
安装完成后软件界面

在这里插入图片描述
补充：安装后续似乎出了一个对话框，提示是否选有无license的，我选的no…

2 例程1：点灯

2.1 新建工程

选择File>New Project Wizard，点击next

在这里插入图片描述
工程名一般与顶层设计实体名相同

在这里插入图片描述
然后点击next

**补充：**若设定文件夹不存在，则会提示新建，点击next

在这里插入图片描述

点击next

在这里插入图片描述

提示添加文件，继续点next（若有文件，点击路径添加即可）

在这里插入图片描述

选器件类型，根据自己开发板芯片型号对应选择

在这里插入图片描述

点击next

在这里插入图片描述
点击finish

在这里插入图片描述
工程创建完成

在这里插入图片描述

2.2 代码设计

双路灯控电路

在这里插入图片描述
用Verilog代码描述上述数字逻辑(模块名称保持一致)

1、File>New，选择Verilog HDL File，然后点击OK

在这里插入图片描述
出现如下窗口，并在.v文件里编入代码：

在这里插入图片描述

module light(

   input x1,
	input x2,
	output f

);

assign f = (x1 & ~x2) | (~x1 & x2);

endmodule

保存文件

在这里插入图片描述

**补充：**若已有代码文件，可在左上角切换Files后，右键Files文件夹选择Add/Remove…然后在出现对话框中点击路径添加文件

在这里插入图片描述
在这里插入图片描述

PS:可用其它工具编辑代码文件

2.2 编译设计电路

点击Processing>Start Compilation运行编译器，或直接点击下图按钮

在这里插入图片描述
运行完成如下图所示：

在这里插入图片描述

2.3 引脚分配

点击Assignments>Pin Planner或直接点击下图图标

在这里插入图片描述
在弹出来的页面中，依据原理图找到分别对应引脚，此处使用开发板上LED6（连接信号线为LED1_NET）代表f，sw0和sw1分别代表x1，x2;然后在location中分别输入引脚ab13/aa3/ab3按回车

在这里插入图片描述
最后点击右上角关闭页面

2.4 编程及配置FPGA文件

分配完引脚后，重新进行一次全编译

在这里插入图片描述
确认是否生成比特流文件，找到工程所在文件夹，在output_files文件夹里确认是否有light.sof文件

在这里插入图片描述
双击Program Device(Open Programmer)（双击前插上开发板，把USB-Blaster和板子电源线均插好，并打开电源开关）

在这里插入图片描述
可看到比特流文件出现，如果没有，去Add File…里自行添加
在这里插入图片描述
若显示为nohardware，点击左侧Hardware Setup，在框选位置处更改后退出
在这里插入图片描述
在这里插入图片描述
最终如图所示
在这里插入图片描述
(**补充：**如果上一步没有USB-Blaster选项，则需要安装USB-Blaster驱动程序

1、打开电脑设备管理器，找到USB-blaster，右键选择更新软件驱动程序

2、选择浏览计算机以查找

3、软件基本有自带驱动程序，文件路径一般在X:\quartus\drivers\usb-blaster

最后点击下一步即可)

点击start

在这里插入图片描述
下载成功
在这里插入图片描述

2.5 在线调试

下载完毕后即可进行电路测试，在开发板上利用sw0和sw1输入所有可能值，观察LED6的亮灭情况，判断是否与预期一致。

本次情况分析：

sw0和sw1同状态时，LED6亮，反之则灭，因为f输出低电平时灯亮，高电平时灯灭，与预期相同。

若在线调试发现与预期不符，则需要使用SINGNALTAP工具（Tools>Signal Tap Analyzer）观测内部信号
在这里插入图片描述

（具体待补充）

2.6 固化程序

由于sof文件烧录到FPGA中后，FPGA无法完成配置文件的保存，因此，在下一次上电后其内部会重新变为空白。如果不希望每

次上电后再次手动烧录配置文件到芯片内部，可以通过程序固化将文件烧录到芯片外部掉电不丢失数据的flash存储器中。

这样，每次上电后即可自动完成配置，外部存储器会自动将配置文件下载到FPGA中。

具体步骤如下：

1、打开File>Convert Programming File，在Programming file type选项中选择.jic文件格式(文件名按需要更改)，然后在Configuration Device选项中选择设备配置为EPCS64,在Input files to convert一栏中选择Flash Loader后点击Add Device，

在这里插入图片描述

最后选择FPGA器件型号，选择芯片型号为EP4CE15，弹出下面窗口后点击OK

在这里插入图片描述
点击sof data,再点添加文件

在这里插入图片描述
找到sof文件

在这里插入图片描述
点击generate

弹出successfully的消息提示框以后，返回目录下看jic文件是否生成

在这里插入图片描述
重新烧录，在programmer里去掉sof文件，加载jic文件并勾选

在这里插入图片描述

点击start下载，固化完成，重新上电后自动加载文件。

LEO
关注
FPGA实现DDR3读写操作，乒乓操作——FPGA学习笔记1
m0_69082048的博客
02-03 8504
外部输入数据流通过输入数据流选择单元将数据流输入到数据缓存模块，比较常用的存储单元有双口RAM，FIFO，SDRAM等。在第一个缓冲周期，数据流通过“输入数据流选择单元”将数据写入“数据缓冲模块1”。写完之后进入第二个缓冲周期，在第二个缓冲周期数据流通过“输入数 据流选择单元”将数据写入到“数据缓冲模块2”的同时“输出数据流选择单元”将“数据缓冲模块1”的数据流读出，此时进入第三个缓冲周期。在第三个缓冲周期数据流通过“输入数据流选择单元”将数据写入到“数据缓存模块1”的同时将“数据缓冲模块2”的数据读出。
FPGA学习笔记#4VitisHLS入门.html
最新发布
04-16
Vitis HLS是Xilinx推出的高层次综合开发工具，可以将...通过FPGA学习笔记#4VitisHLS入门，学习者可以对Vitis HLS工具有一个全面的认识，掌握其基本使用方法和一些高级技巧，为进一步深入学习和应用FPGA提供坚实的基础。
Quartus Prime v18.1 standard-QuartusPrimeV18.1标准版安装过程
Alonger1988的博客
04-29 2万+
Quartus Prime v18.1 standard安装破解过程 下载方式1：官网下载： https://fpgasoftware.intel.com/18.1/?edition=standard&platform=windows 下载方式2：可以从我的网盘下载安装包（如果链接未时效的话）： 链接：https://pan.baidu.com/s/1bq4_FcNPSflU1zGJv__rvA 提取码：o0in ----------------------------------.
Quartus Prime v18.1 标准版安装指南
gitblog_06589的博客
09-20 773
Quartus Prime v18.1 标准版安装指南 QuartusPrimev18.1standard-QuartusPrimeV18.1标准版安装过程 项目地址: https://gitcode.com/Resource-...
FPGA——实现LED流水灯
2301_77119177的博客
03-19 947
通过本次实验，初步了解到了计数器的思想，而且通过分层次化设计使实验更具有可视性。但是在本次实验中也存在不足，需要一直按着暂停键才能达到暂停的效果。所以，接下来我需要取研究如何实现按下一次实现暂停，再次按下又恢复流水灯效果。参考资料。
Quartus Prime Standard 18.1：FPGA设计和开发的利器
gitblog_06573的博客
09-20 544
Quartus Prime Standard 18.1：FPGA设计和开发的利器 QuartusPrimeStandard18.1下载安装流程 项目地址: https://gitcode.com/Resource-Bundle-...
Quartus Prime Lite安装教程 | 以v18.1为例子（FPGA仿真软件安装）
xiaoxu_bjtu的博客
03-04 1435
Quartus 是由英特尔（Intel）旗下子公司 Altera（现已并入英特尔）开发的一款用于 FPGA（现场可编程门阵列）和 CPLD（复杂可编程逻辑器件）设计的集成开发环境（IDE）。它提供了从设计输入、综合、仿真、布局布线到最终编程和调试的完整工具链，广泛应用于硬件设计和嵌入式系统开发中。下载我们需要的包，具体下载可以在。
DE2115实现4位全加器和3-8译码器（FPGA)
qq_74824173的博客
03-01 811
Quartus 是一款综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL(Altera Hardware Description Language)等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
fpga学习笔记1.docx
06-01
最后，FPGA开发者经常使用的IP核之一是FIFO Generator，它可以自动生成符合特定需求的FIFO逻辑，简化了设计流程。 总的来说，RAM和FIFO在FPGA设计中扮演着重要角色，理解它们的工作原理和应用要点对于高效、可靠的...
FPGA学习笔记及使用书籍
09-15
FPGA学习笔记及使用书籍 本资源摘要信息涵盖了FPGA学习笔记及使用书籍，涉及数字IC设计逻辑门原理图、Verilog基础语法等知识点。 一、数字IC设计逻辑门原理图 数字IC设计逻辑门原理图是数字电路设计的基础。通过...
FPGA学习笔记之嵌入式锁相环模块ALTPLL的配置和调用
05-01
### FPGA学习笔记之嵌入式锁相环模块ALTPLL的配置和调用 #### 背景介绍 本文档基于Quartus II 13.0 SP1 (64-bit)、Modelsim SE-64 10.1c 和 DE2-70 开发板。目标是通过一个具体的实验来学习和初步使用锁相环(PLL)...
Quartus Prime 18.1 破解器
05-01
Quartus Prime 18.1 破解器 # 第一步： 把Quartus_18.1破解器.exe复制到C:\intelFPGA\18.1\quartus\bin64和/或C:\intelFPGA_Pro\18.1\quartus\bin64下运行(你的安装目录也许和这个不一样)，也就是说把它和quartus.exe放在同一个文件夹里面。双击运行！此破解器会自动识别Quartus 18.1是Standard版还是Pro版，然后自动破解。 # 第二步： 把license.dat里的XXXXXXXXXXXX 用你的网卡号替换(在Quartus Prime 18.1的Tools菜单下选择License Setup，下面就有NIC ID，选择第一个或者第二个都行)。 # 第三步： 在Quartus Prime 18.1的Tools菜单下选择License Setup，然后选择License file，最后点击OK。 #注意：license文件存放的路径名称不能包含汉字和空格，空格可以用下划线代替。 #对于绝大部分用户来说，不需要破解ModelSim，大家可以用免费的ModelSim-Altera Starter Edition，也就是入门版，可以仿真一万行可执行代码（这一万行是指不包括注释，纯的代码）。只有非常大的设计才需要用ModelSim-Altera Edition或者ModelSim-SE版，这2种版本才需要破解，破解器自己搜索，本人不提供。
QuartusPrime-18.1实例.pdf
05-19
QuartusPrime-18.1完整实例，希望帮到需要的人！大家一起学习，共同进步！
Quartus Prime 18.1 安装包：FPGA开发者的必备利器
gitblog_09744的博客
10-22 870
Quartus Prime 18.1 安装包：FPGA开发者的必备利器 【下载地址】Quartus18.1安装包下载 Quartus 18.1 安装包下载 项目地址: https://gitcode.com/open-source...
Quartus II 18.0安装教程（非常详细）从零基础入门到精通，看完这一篇就够了（附安装包）
热门推荐
Javachichi的博客
09-18 5万+
网络安全行业产业以来，随即新增加了几十个网络安全行业岗位︰网络安全专家、网络安全分析师、安全咨询师、网络安全工程师、安全架构师、安全运维工程师、渗透工程师、信息安全管理员、数据安全工程师、网络安全运营工程师、网络安全应急响应工程师、数据鉴定师、网络安全产品经理、网络安全服务工程师、网络安全培训师、网络安全审计员、威胁情报分析工程师、灾难恢复专业人员、实战攻防专业人员…网上虽然也有很多的学习资源，但基本上都残缺不全的，这是我自己录的网安视频教程，上面路线图的每一个知识点，我都有配套的视频讲解。
Quartus (Quartus Prime 18.1) 界面代码（文本）自动补全
Action_6的博客
03-13 793
设置quarus 18软件界面（1）先点击tools工具栏-->在选择autocomplete text。（2）完成第一步操作后，全部选中当前界面，即可完成。
FPGA开发——基于Quartus的工程建立以及下载仿真全过程
weixin_63553972的博客
08-03 3211
在使用了这么久的FPGA之后，才发现前面光发了各个设计的设计文件和测试问价，还没有发过怎么利用我们编写的代码进行仿真和使用软件进行工程建立和下载验证的过程，今天就补发一篇Quartus的工程建立以及下载仿真全过程。这里只针对在前面创建工程时没有添加设计文件的情况。如果添加过了就可以直接跳过这一步。在object Navigator 里面选择files选项出现一个文件夹。在这是我们双击文件夹就可以进入添加设计文件的界面。
quartus新建工程流程
weixin_43709778的博客
10-10 3928
2、点击Preferred Text Editor，选择notepad++，并且关联到notepad++的安装路径；方法2：工具栏 Tools → Netlist Viewers → RTL Viewer；代码编写完成后，就可以进行仿真操作，验证代码的逻辑性；代码编写完毕后，需要对语法进行检查；• 将产生的激励加入到被测试模块中并观察其响应；其实步骤1在新建工程时，已经选择过了；通常，一个完整的测试文件其结构为。• 将输出响应与期望值相比较。• 产生模拟激励（波形）；
【FPGA】Quartus项目工程创建以及联合Modelsim进行仿真（FPGA项目创建与仿真）
Rick0725的博客
03-08 4470
然后按住Ctrl+N或者左上角 文件-New 进行verilog HDL 文件添加，选择verilog HDL File选项，点击ok确认。这里我们不用项目模板也没有要添加的文件，所以一直点击next来到设备选择，我这里用的是Cyclone IV系列的，选好设备后点击next。接着我们打开该测试模板进行编写，按住Ctrl+O选择文件，将文件类型改成all files，并点击simulation文件夹。接下来在打开的文件中编写要实现的模块的代码，要注意的是，然后选中以下区域，将其替换成下面代码块中的代码。
小梅哥Xilinx FPGA学习笔记
08-24
小梅哥在学习Xilinx FPGA期间进行了积极的探索，特别是对Cyclone V SOC的开发流程进行了学习。从裸机到基于Linux嵌入式系统，小梅哥实现了FPGA和ARM Cortex-A9 CPU之间的双向控制和数据传输。 在代码编写方面，小梅哥设计了一个名为mux2的模块，用于实现二选一多路器。模块包含了输入和输出端口，并通过assign语句实现了信号的赋值。 在激励文件中，小梅哥使用reg和wire定义了输入和输出信号，并通过mux2模块进行了实例化。然后，通过initial块生成了一系列的激励信号，对模块进行仿真。 总结来说，小梅哥在Xilinx FPGA学习笔记中记录了自己对Cyclone V SOC的学习、代码编写和激励文件的使用。这些学习内容对于理解FPGA开发流程以及实现特定功能非常有帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* [FPGA自学笔记——设计与验证VIP版.pdf](https://download.csdn.net/download/qq_30307853/11656682)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] - *2* *3* [小梅哥Xilinx FPGA学习笔记1——二选一多路器](https://blog.csdn.net/weixin_42454243/article/details/122026484)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_2"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值