- 博客(5)
- 收藏
- 关注
原创 除法器设计学习笔记
使用m表示除数移位的比特,n表示被除数移位的比特,,总的迭代次数是(m-n)/2,并且,m和n必须同样是偶数或者同样是奇数,否则会对迭代过程造成影响。R-D>0,q取1,R=2*R-D。不恢复余数法商数的选择使用{-1,1}代替{0,1},例如-3=(-1)(1)(1)(-1)以最小冗余度基4 SRT部分PD图区域为例,其商数集为{-2,-1,0,1,2},最大值a为2,基r=4。例如,D=0.1010,P=00.011,应选择1作为商值,D=0.1010,P=00.010,应选择0。
2023-12-11 09:18:45 1113 9
原创 riscv-debug-stable规范文档
规范文档定义了面向基于RISC-V ISA硬件平台调试工具和组件的通用接口,概述了 RISC-V 平台上外部调试支持的标准体系结构。
2023-12-01 16:54:02 1138
原创 计算机硬件算法-加法器设计
输入:两个二进制数A、B输出:结果位sum,进位cout表1.1 半加器真值表逻辑表达式:sum=A^B;cout=A&B;
2023-11-03 17:11:15 187
原创 计算机组成原理学习笔记(2)
内存地址为12的机器码把 0x2 添加到 rbp-0x4 对应的内存地址里,内存地址为 16 的机器码要从 rbp-0x4 内存地址里把数据写入到 eax 寄存器里,需要保证在内存地址为 16 的指令读取 rbp-0x4 里面的值之前,内存地址 12 的指令写入到 rbp-0x4 的操作必须完成。)操作数旁路(Operand Bypassing):通过在硬件层面制造一条旁路,让一条指令的计算结果,可以直接传输给下一条指令,而不再需要“指令 1 写回寄存器,指令 2 再读取寄存器“多此一举的操作。
2023-07-13 16:41:13 82 1
原创 计算机组成原理学习笔记(1)
3.条件码寄存器(Status Register):标记位(Flag)存放 CPU 进行算术或者逻辑计算的结果,如零标志条件码(ZF,Zero Flag)、进位标志(CF,Carry Flag)、符号标志(SF,Sign Flag)以及溢出标志(OF,Overflow Flag)如果为 0,会跳转到汇编代码行号为4a的位置当跳转发生的时候,PC 寄存器就不再是自增变成下一条指令的地址,而是被直接设置成4a这个地址,CPU 再把 4a 地址里的指令加载到指令寄存器中来执行。
2023-07-11 13:34:48 82 1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人