基于FPGA的UART接口设计

最新推荐文章于 2024-01-25 17:59:51 发布
最新推荐文章于 2024-01-25 17:59:51 发布
阅读量539 收藏 8
点赞数 1
分类专栏： FPGA接口 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_44985628/article/details/125935421
版权

一、顶层设计思路：

    UART即通用异步收发传输接口（Universal Asynchronous Receiver/Transmitter），简称串口，是一种常用的通信接口，其协议原理就不赘述了，不了解的可以自己查阅资料。（不赘述不代表不重要，相反，对于每一个FPGA设计，充分理解原理是基础和前提，而FPGA和Verilog只是工具。）用FPGA来实现UART，关键就是要将UART收发数据时的时序用Verilog描述出来。

    根据UART协议的原理，可以将整个UART分为两个模块：串口接收模块“UART_RX”和串口发送模块“UART_TX”，前者将接收到的1位串行数据“uart_rxd”转化为8位并行数据“data[7:0]”，后者又将8位并行数据“data[7:0]”转化回1位串行数据“uart_txd”输出，最终实现串行数据的收发。UART顶层功能框图如图1所示：

在这里插入图片描述
二、串口接收模块设计思路：

该模块实现将接收到的1位串行数据转化为8位并行数据，而只有当有数据输入时，该模块才去工作，所以需要一个使能信号“rxd_en”来控制该模块，当“rxd_en”有效时，该模块才工作。根据UART协议原理，接收到的1位串行数据最开始的一位为起始位（“0”），而“uart_rxd”在空闲时为“1”，故刚开始接收到串行数据时，“uart_rxd”必定会产生一个下降沿，所以可以检测这个下降沿，每当下降沿到来的同时将“rxd_en”置为有效，从而使该模块开始工作；每当所有串行数据都被接收完毕时，再把“rxd_en”置为无效，同时发出接收完成标志“rx_done”，从而关闭该模块。（关于在Verilog里怎么实现实现边沿检测，可以看我写的关于DDS信号发生器的那篇博文。）

在数据接收的过程中，速率以串口波特率为准，常用的串口波特率有：1200、2400、4800、9600、14400、57600、115200等等。所以需要一个波特率计数器“baud_cnt”在特定的波特率下对主时钟进行计数，每当这个波特率计数器计满时，接收一位数据。例如，主时钟为50MHz，当波特率为9600时，波特率计数器的最大值应该为：50000000/9600-1=5207，此时，每当波特率计数器计到5207时就清零，同时接收一位串行数据。

在本次设计中，每个数据的数据位共有10位（1位起始位、8位数据位、1位停止位），故在接收过程中，还需要一个位计数器“bit_cnt”来对每个串行数据的数据位进行计数，具体操作为：每当波特率计数器计满时，位计数器就自增1，直到位计数器的值为9时清零。

    在接收过程中，为了接收到稳定的串行数据，本设计在每一位串行数据的中间对其进行采样和接收，具体操作为：每当波特率计数器计到最大值的一半时，就对当前的串行数据进行采样，然后根据位计数器的值，将采样后的值赋给相应的并行数据位。此外，为了消除亚稳态，待接收的串行数据应该先通过一个两位的寄存器进行缓冲后再进行边沿检测。

    根据以上分析，做出串口接收模块的时序图如图2所示（“uart_rxd_r”是“uart_rxd”消除亚稳态后再通过边沿检测寄存器后的信号）：

在这里插入图片描述
根据时序图，就可以进行串口接收模块的RTL描述，编写的Verilog代码如下：

`timescale 1ns / 1ps
 
module UART_RX(
    input clk, //主时钟，50MHz
    input rst, //复位，高电平有效
    input uart_tx_data, //发送给串口的串行数据
    
    output reg [7:0] uart_rx_data, //串口接收后的并行数据
    output reg rx_done //接收完成标志
    );
    
    parameter CLK_F = 50000000; //主时钟频率
    parameter UART_B = 9600; //串口波特率
    parameter B_CNT = CLK_F / UART_B; //波特率计数器的最大值
    
    reg [1:0] uart_tx_data_r1; //用于消除输入串行数据的亚稳态
    reg [1:0] uart_tx_data_r2; //输入串行数据边沿检测寄存器
    reg rxd_en; //接收使能信号
    reg [15:0] baud_cnt = 16'd0; //115200波特率计数器
    reg [3:0] bit_cnt = 4'd0; //位计数器
    reg [7:0] rx_data; //接收数据寄存器
 
    
/***************消除输入串行数据亚稳态*************/
    always @ (posedge clk)
    begin
        uart_tx_data_r1 <= {uart_tx_data_r1[0] , uart_tx_data};
    end
 
/***************输入串行数据边沿检测*************/
    always @ (posedge clk)
    begin
        uart_tx_data_r2 <= {uart_tx_data_r2[0] , uart_tx_data_r1[1]};
    end
 
/***************接收使能信号控制*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            rxd_en <= 1'd0;
        else
        begin 
            if (uart_tx_data_r2 == 2'b10)
                rxd_en <= 1'd1;
            else if ((bit_cnt == 4'd9) && (baud_cnt == B_CNT / 2))
                rxd_en <= 1'd0;
            else 
                rxd_en <= rxd_en;
        end
    end
 
/***************波特率计数器控制*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            baud_cnt <= 16'd0;
        else if (rxd_en)
        begin
            if (baud_cnt == B_CNT - 1)
                baud_cnt <= 16'd0;
            else
                baud_cnt <= baud_cnt + 1'b1;
        end
        else
            baud_cnt <= 16'd0;
    end
 
/***************位计数器控制*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            bit_cnt <= 4'd0;
        else if (rxd_en)
        begin
            if (baud_cnt == B_CNT - 1)
                bit_cnt <= bit_cnt + 1'b1;
            else
                bit_cnt <= bit_cnt;
        end
        else
            bit_cnt <= 4'd0;
    end
 
/***************接收缓存*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            rx_data <= 8'd0;
        else if (rxd_en)
        begin
            if (baud_cnt == B_CNT / 2)
            begin
                case (bit_cnt)
                    4'd1:rx_data[0] <= uart_tx_data_r2[1];
                    4'd2:rx_data[1] <= uart_tx_data_r2[1];
                    4'd3:rx_data[2] <= uart_tx_data_r2[1];
                    4'd4:rx_data[3] <= uart_tx_data_r2[1];
                    4'd5:rx_data[4] <= uart_tx_data_r2[1];
                    4'd6:rx_data[5] <= uart_tx_data_r2[1];
                    4'd7:rx_data[6] <= uart_tx_data_r2[1];
                    4'd8:rx_data[7] <= uart_tx_data_r2[1];
                    default:;
                endcase
            end
            else
                rx_data <= rx_data;
        end
        else
            rx_data <= 8'd0;
    end
 
/***************接收*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            uart_rx_data <= 8'd0;
        else if (bit_cnt == 4'd9)
            uart_rx_data <= rx_data;
        else
            uart_rx_data <= 8'd0;
    end
 
/***************接收完成标志控制*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            rx_done <= 1'd0;
        else if (bit_cnt == 4'd9)
            rx_done <= 1'd1;
        else
            rx_done <= 1'd0;
    end
    
endmodule

编写的testbeach如下：

`timescale 1ns / 1ps
module tb_uart_rx();
 
    reg clk; //主时钟，50MHz
    reg rst; //复位，低电平有效
    reg uart_tx_data; //发送给串口的串行数据
    
    wire [7:0] uart_rx_data; //串口接收后的并行数据
    wire rx_done; //接收完成标志
   
/***************模块例化*************/ 
    UART_RX tb_uart_rx(
        .clk(clk),      
        .rst(rst),     
        .uart_tx_data(uart_tx_data), 
                             
        .uart_rx_data(uart_rx_data), 
        .rx_done(rx_done)  
    );
 
/***************产生主时钟*************/
    always #10 clk = ~clk;
    
/***************初始化*************/
    initial 
    begin
        clk = 1'd0;
        rst = 1'd0;
        uart_tx_data = 1'b1;
        #1000000
        uart_tx_data = 1'b0;
        #200000
        uart_tx_data = 1'b1;
        #200000
        uart_tx_data = 1'b0;
        #200000
        uart_tx_data = 1'b1;
    end
   
endmodule

仿真结果如图3所示，可以看到接收功能已实现：
在这里插入图片描述
三、串口发送模块设计思路：

    该模块实现将8位并行数据转化回1位串行数据输出，与接收模块一样，串口发送模块也需要一个使能信号“txd_en”来控制，当“txd_en”有效时，模块才工作。根据UART原理，只有接收模块接收完成后，发送模块才能开始工作，故接收模块里的接收完成标志即是发送模块的发送开始标志“txd_start”，所以可以通过检测发送开始标志的上升沿来使能“txd_en”，从而使能发送模块。

    根据以上分析，做出串口发送模块的时序图如图4所示：

在这里插入图片描述
根据时序图，编写的Verilog代码如下：

 `timescale 1ns / 1ps
 
module UART_TX(
    input clk, //主时钟，50MHz
    input rst, //复位，高电平有效
    input txd_start, //发送开始标志
    input [7:0] uart_rx_data, //串口接收到的并行数据
    
    output reg uart_tx_data //串口发送的串行数据
    );
    
    parameter CLK_F = 50000000; //主时钟频率
    parameter UART_B = 9600; //串口波特率
    parameter B_CNT = CLK_F / UART_B; //波特率计数器的最大值
    
    reg [1:0] txd_start_r; //发送开始标志边沿检测寄存器 
    reg txd_en; //发送使能信号
    reg [15:0] baud_cnt = 16'd0; //115200波特率计数器
    reg [3:0] bit_cnt = 4'd0; //位计数器
    reg [7:0] tx_data; //发送数据寄存器
 
/***************发送开始标志边沿检测*************/
    always @ (posedge clk)
    begin
        txd_start_r <= {txd_start_r[0] , txd_start};
    end
    
/***************发送使能信号控制*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            txd_en <= 1'd0;
        else
        begin 
            if (txd_start_r == 2'b01)
                txd_en <= 1'd1;
            else if ((bit_cnt == 4'd9) && (baud_cnt == B_CNT / 2))
                txd_en <= 1'd0;
            else 
                txd_en <= txd_en;
        end
    end
    
/***************发送缓存*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            tx_data <= 8'd0;
        else
        begin 
            if (txd_start_r == 2'b01)
                tx_data <= uart_rx_data;
            else if ((bit_cnt == 4'd9) && (baud_cnt == B_CNT / 2))
                tx_data <= 8'd0;
            else 
                tx_data <= tx_data;
        end
    end
    
/***************波特率计数器控制*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            baud_cnt <= 16'd0;
        else if (txd_en)
        begin
            if (baud_cnt == B_CNT - 1)
                baud_cnt <= 16'd0;
            else
                baud_cnt <= baud_cnt + 1'b1;
        end
        else
            baud_cnt <= 16'd0;
    end
 
/***************位计数器控制*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            bit_cnt <= 4'd0;
        else if (txd_en)
        begin
            if (baud_cnt == B_CNT - 1) 
                bit_cnt <= bit_cnt + 1'b1;
            else
                bit_cnt <= bit_cnt;
        end
        else
            bit_cnt <= 4'd0;
    end
 
/***************发送*************/
    always @ (posedge clk or negedge rst)
    begin
        if (rst)
            uart_tx_data <= 1'd1;
        else if (txd_en)
        begin
            case (bit_cnt)
                4'd0:uart_tx_data <= 1'd0;
                4'd1:uart_tx_data <= tx_data[0];
                4'd2:uart_tx_data <= tx_data[1];
                4'd3:uart_tx_data <= tx_data[2];
                4'd4:uart_tx_data <= tx_data[3];
                4'd5:uart_tx_data <= tx_data[4];
                4'd6:uart_tx_data <= tx_data[5];
                4'd7:uart_tx_data <= tx_data[6];
                4'd8:uart_tx_data <= tx_data[7];
                4'd9:uart_tx_data <= 1'd1;
                default:;
            endcase
        end
        else
            uart_tx_data <= 1'd1;
    end
    
endmodule

编写的testbeach如下：

`timescale 1ns / 1ps
module tb_uart_tx();
 
    reg clk; //主时钟，50MHz
    reg rst; //复位，低电平有效
    reg txd_start; //发送开始标志
    reg [7:0] uart_rx_data; //串口接收到的并行数据
    
    wire uart_tx_data; //串口发送的串行数据
   
/***************模块例化*************/ 
    UART_TX tb_uart_tx(
        .clk(clk),      
        .rst(rst),     
        .txd_start(txd_start),    
        .uart_rx_data(uart_rx_data), 
                             
        .uart_tx_data(uart_tx_data)
    );
 
/***************产生主时钟*************/
    always #10 clk = ~clk;
    
/***************初始化*************/
    initial 
    begin
        clk = 1'd0;
        rst = 1'd0;
        txd_start = 1'd0;
        uart_rx_data = 8'h5a;
        #20
        txd_start = 1'd1;
        #20
        txd_start = 1'd0;
        #100000
        uart_rx_data = 8'h3f;
        #100000
        uart_rx_data = 8'he6;
    end
   
endmodule

仿真结果如图5所示，可以看到发送功能已实现：

在这里插入图片描述 图5
四、顶层代码及其上板调试：

两个子模块设计完成后，按照顶层功能框图可以编写顶层的RTL描述，编写的Verilog代码如下（由于我的开发板上的时钟是差分时钟，故需要调用一个差分信号转单端信号的设计原语“IBUFDS”，该原语的使用很简单，在这里就不专门介绍了，不了解的可以自己查阅资料）：
`timescale 1ns / 1ps

module UART_TOP(
    input clk_p, //差分主时钟正端，50MHz
    input clk_n, //差分主时钟负端，50MHz
    input rst, //复位，高电平有效
    input uart_rxd, //接收端
    
    output uart_txd //发送端
    );
    
    parameter  CLK_FREQ = 50000000; //主时钟频率
    parameter  UART_BPS = 460800; //串口波特率
    
    wire clk; //主时钟，50MHz
    wire [7:0] uart_rx_data_w; //串口里的并行数据线
    wire rx_done_w; //接收完成信号线
 
/***************差分时钟转单端时钟*************/
    IBUFDS #(
          .DIFF_TERM("FALSE"), 
          .IBUF_LOW_PWR("TRUE"), 
          .IOSTANDARD("DEFAULT") 
       ) IBUFDS_inst (
          .O(clk), 
          .I(clk_p), 
          .IB(clk_n)
       );
    
/***************调用串口接收模块*************/
    UART_RX #(
    .CLK_F(CLK_FREQ),
    .UART_B(UART_BPS)
    )
    uut_rxd(
        .clk(clk),
        .rst(rst),
        .uart_tx_data(uart_rxd),
        .uart_rx_data(uart_rx_data_w),
        .rx_done(rx_done_w)
    );
    
/***************调用串口发送模块*************/
    UART_TX #(
    .CLK_F(CLK_FREQ), 
    .UART_B(UART_BPS)
    )
    uut_txd(
        .clk(clk),
        .rst(rst),
        .txd_start(rx_done_w),
        .uart_rx_data(uart_rx_data_w),
        .uart_tx_data(uart_txd) 
    );
     
endmodule

综合、实现后，进行上板调试，为了简单起见，本设计采用回环的方式来调试验证，即PC发送数据到FPGA上，FPGA通过串口接收数据后再通过串口发送回PC。调试结果如图6所示，可以看到，所设计的串口工作正常：

在这里插入图片描述

qq_44985628
关注
专栏目录
FPGA三大串行通信接口之UART
ritian73的博客
02-26 2126
FPGA三大串行通信接口之UART
FPGA-UART(串口通信)
最新发布
j98022154的博客
07-22 1186
FPGA-UART串口调试
基于FPGA的UART通信——基础篇
weixin_51116586的博客
11-10 2045
基于FPGA实现的UART异步串行通信,这是基础篇.
FPGA-UART
weixin_47936384的博客
01-25 1197
UART作为简单的接口协议，适合开启FPGA的学习之旅。在此基础上延伸出自定义协议，各类FIFO的使用、比较和研究，提炼设计思想，解决时序问题等。
基于FPGA的UART接口开发方案
10-23
3. **设计要求**：对于这个特定的UART接口设计，其目的是作为内容保护系统电路板的一部分，用于与计算机或其他UART接口电路板通信。设计要求数据传输准确可靠，速率适中，可以用于监控FPGA内部状态，调试电路，以及...
基于FPGA的波特率连续可调的UART接口设计-论文
05-18
总结来说，该论文提出的基于FPGA的波特率连续可调的UART接口设计，不仅提供了一种创新的通信解决方案，还为工程人员提供了在不同通信速率下实现稳定数据通信的可能性，具有重要的实用价值和实际应用前景。
基于FPGA的AXI-lite接口 UART设计
03-13
标题中的“基于FPGA的AXI-lite接口 UART设计”指的是在Field Programmable Gate Array（FPGA）上实现通用异步收发传输器（UART）的一种方法，它利用了Advanced eXtensible Interface（AXI）协议的轻量级版本——AXI-...
基于FPGA的UART接口设计.pdf
07-13
根据提供的文件信息，文档标题为《基于FPGA的UART接口设计》，虽然由于OCR扫描问题，具体内容没有给出，但是依然可以生成一些与该标题相关的重要知识点。UART（通用异步收发传输器）是一种广泛应用于微处理器与各种...
FPGA—UART
12-26
利用FPGA实现串口发送和接受，收到数据存入到FIFO中，FIFO使用IP核例化
基于FPGA的UART设计
06-23
基于FPGA的UART设计，每个模块都有详细的描写。
基于FPGA的uart源代码
09-05
基于FPGA的uart源代码全双工9600波特率rx接收源码
基于FPGA的pcie接口设计
09-14
基于xilinx公司的PCIE IP核进行了pcie接口的仿真，本设计采用modelsim软件进行仿真，亲测有效
FPGA——UART串口通信
zhu1289的博客
10-16 1076
UART通信——FPGA
FPGA-UART串口
博客
01-17 2452
UART:全称为Universal Asynchronous Receiver/Transmitter,通用异步收发器。是一种串行异步的通信协议,该协议规定了传输数据时数据的传输方式以及所使用的信号,在嵌入式领域中有着非常广泛的应用。通用异步收发传输器（Universal Asynchronous Receiver/Transmitter，UART）是一种异步 收发传输器，其在数据发送时将并行数据转换成串行数据来传输，在数据接收时将接收到的 串行数据转换成并行数据，可以实现全双工传输和接收。
【FPGA】UART串口通信
wanerXR的博客
06-01 6503
这一章我们需要理解串行通信，并行通信两种方式。并理清UART串口通信的整个模块设计，然后依次编写发送模块，接收模块定义：串行通信是指利用一条传输线将数据一位位地顺序传送。（也就是说串行通信传输的数据是1比特1比特的传送的）串行通信又称为点对点通信，对于点对点之间的通信 根据数据的同步方式，又分为 异步通信 和 同步通信 两种方式 根据数据的传输方向与时间关系，又可分为：①单工通信、②半双工通信及③全双工通信三种方式。 1.同步通信 同步通信一般有一个同步时钟，如下图，一根数据线，一根时钟线。一个时钟传输一
UART软件设计与分析
倔强的晓奇
03-12 3996
在利用UART进行数据操作之前，先来了解UART的操作过程是怎样的。 （1）设置I/O连接到UART。 （2）设置串口波特率。 （3）发送或接收数据。 （4）检查串口状态字或等待串口中断。 关于串口的操作主要由以下几个函数来实现。 1．串口初始化函数UARTInit（uint32_t baudrate） UARTInit函数根据从主程序传递的参数——波特率对串口进行初始化，包括对数据
FPGA实现的UART接口模块设计详解
总结来说，本文提供了基于FPGA的UART接口模块设计的关键技术细节，包括UART协议的工作原理、FPGA如何利用其灵活性实现UART功能，以及接口设计的组成部分。这种设计方法不仅简化了系统电路，降低了成本，还提高了系统...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

qq_44985628

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值