【HDLBits答案及思路（仅供参考，4 Verification: Reading Simulations与5 Verification: Writing Testbenches）】

0 引言

  最近通过HDLBits学习verilog，写下此文记录下学习过程和一些心得，文中不对之处请各位批评指正。此文仅为4 Verification: Reading Simulations与5 Verification: Writing Testbenches两章题目，更多题目请见：
【HDLBits答案及思路（仅供参考，1 Getting Started与2 Verilog Language）】
【HDLBits答案及思路（仅供参考，3 Circuits）（暂未更新）】
  所有代码都通过了HDLBits网站验证，但是可能在写文修改格式时出现一些问题，所以发现有不正确之处，请联系我修改。同时，我的方法不一定是最优解决方案，仅供参考，如果朋友有更好的解决思路，也希望能够不吝赐教。注：HDLBits中模块端口声明并没有指定数据类型，我也不打算修改。
  文中括号外标题对应于HDLBits首页中的标题，括号内的标题对应于具体题目左上角的标题，如● Getting Started (Step one)，Getting Started是进入主页面后看到的标题，Step one是做题时左上角显示的标题。

你来到了未开发区域哦，待我更新完再来~