硬件 EMC 简介

（若有相关想了解的内容可留言，我会回答并半个月内会写出与之相关的文章简介提供给与我相同的小白。）

        电磁干扰的三要素是干扰源、干扰传输途径、干扰接收器。EMC 最基本的便是切断干扰的传输途径，具体方式为屏蔽、滤波、接地。电磁兼容控制技术一般指的是抑制干扰源的发射和提高干扰接收器的敏感度。

        本文简单介绍在单板的 EMC 设计上，需要注意的 EMC 问题点。在PCBlayout阶段对电磁兼容考虑将减少调试阶段发生的电磁干扰问题。其主要问题为阻抗线的耦合、串扰、高频载流走线产生的辐射和通过由布线时形成的回路导致的噪声等。

        高速数字电路中这类问题需要特别关注，一般原因有以下几种：

1、电源与地线的阻抗因频率增大导致阻抗增大（因此电源层一般会和地层相邻形成电容进行耦合），单端阻抗线间出现耦合（因此对于关注的单端线根据重要程度控线距2H-3H不等，还要结合板卡的实际情况）；

2、高频信号通过寄生电容耦合进而发生串扰（在铜箔方面注意其类型，换层过孔选取对应频率的过孔，焊盘挖空等）；

3、信号回路尺寸与时钟频率及其谐波的波长相近（也就是天线效应，对其进行包地以及控制离其他信号线的线距）；

4、信号线阻抗不匹配（这个原因就比较多，比如跨参考平面，锐角走线，旁路走线干扰等）。

一、原理图设计时

        选择 EMI 信号滤波器滤除不需要的高频干扰成份，解决高频电磁辐射与接收干扰。保证良好接地。分线路板安装滤波器、贯通滤波器、连接器滤波器。

        从电路形式分，有单电容型、单电感型、L 型、π型。其中π型滤波器通带到阻带的过渡性能最好。

二、PCB布局前

        布局前注意信号速率大于5GHZ（个人理解的高速信号）或脉冲上升时间小于 5ns，PCB板采用多层板（使其返回路径短）；

1、时钟靠近IC以减少对其他信号的干扰；

2、模拟电路、数字电路分开（如有可能分割参考面）；

3、高频信号靠近板边，避免其他干扰；

4、用地补空白区域。

三、PCB布线时

1、电源与返回路径（及地平面，在研究EMC要牢记返回路径这个概念）尽可能靠近，最好的方法各铺一层；

2、模拟电路包地（即返回路径尽可能短），信号线与返回路径比建议不大于 5：1；

3、对于长平行走线的串扰，增加其间距到3H以上或在走线之间加地线；

4、时钟布线时远离 I/O 电路，可进行包地；

5、关键线路根据情况进行包地；

6、为降低串扰，相邻层垂直走线；

7、禁止直角、锐角走线（防止信号反射）；

8、强弱信号分开走线，来开间距。

四、屏蔽

        高频射频屏蔽的关键是反射，吸收是低频磁场屏蔽的关键。因此在选择物料时选择质量好的物料，布线时及时接地，对板子添加屏蔽罩等。

        这里重点要说的是RF信号，要求其屏蔽线路完善，尽可能不要布线就可以接到地，即使走线也要避免λ/4长度。

五、总结

        对于干扰主要从三个方面去做，屏蔽干扰源，保护传输途径，增加接受器抗干扰能力。

        以上是个人的总结，如有不妥请指出，谢谢！