数字逻辑【期末】

---

8、10、12、

2016-2017试题

一二、选择填空
1、逻辑函数的表达方法主要有：【逻辑函数表达式】【真值表】 【逻辑图】【卡诺图】
2、数字逻辑电路主要分为【组合逻辑电路】【时序逻辑电路】
3、根据对偶规则和反演规则，直接写出函数 F=A非C+AB的对偶式和反函数，F‘=【】F非=【】

4、门电路的输入输出高电平赋值为【1】，低电平赋值为【0】，这种关系是正逻辑关系。
门电路的输入输出高电平赋值为【0】，低电平赋值为【1】，这种关系是负逻辑关系。
5、消除竞争冒险的方法主要有【滤波法】，【修改逻辑设计】【引入选通脉冲】
6、JK触发器的特性方程为

具有4种功能：【置0】【置1】【保持】【翻转】
7、描述时序电路的两种模型是【米利】【摩尔】，对于同一问题的解决，使用【摩尔】模型的状态数通常较多
8、C

9、组合逻辑电路：【编码器、译码器、加法器（半加器、全加器、多位加法器）】
时序逻辑电路：【寄存器、计数器、触发器】
10、

11、数字系统采用【补码】可以将减法运算转化为加法运算
12、

13、4位二进制译码器，其相应的输出端共有【16】（2⁴）
14、

15、n级触发器构成的环形计数器，其有效循环的状态数为【n个】
16、对于JK触发器，若J=K，可完成【T】触发器的逻辑功能
17、下列触发器，没有约束条件的是【边沿JK触发器】
18、同步时序电路和异步时序电路比较，其差异在于后者【没有统一的时钟脉冲控制】
19、N个触发器可以构成最大技术长度为【2^N】的计数器
20、

三、证明和化简


四、用3-8译码器74138设计一个三人多数表决电路

五、正边沿触发的JK触发器CP和JK端波形如下图所示，试画出它的Q和Q非端波形，假定Q的初始值为0

六、
七、