Angelajj∧_∧-CSDN博客

原创基于三领域二维预测的图像编码

霍夫曼编码来源：霍夫曼编码对图像进行编码（matlab代码）主函数文件%% 作业要求：完成任意图像的霍夫曼编码,并计算冗余度.% author:CHEN Y 点赞关注不迷路% date :2020.6.3clear,clc; I1=imread("girl.bmp"); I2=rgb2gray(I1); imshow(I2); %% 运行编码函数[R,C]=size(I2);a=I2(:);%1:M*N;P=zeros(1,256);%获取符号的概率for i=0:255

2024-03-15 15:36:54 382

原创 2021-07-05

verilog-EGO1简易音乐播放器1.设计思路EGO1 上的单声道音频输出接口（J12）由下图所示的低通滤波器电路驱动。滤波器的输入信号（AUDIO_PWM）是由FPGA产生的脉冲宽度调制信号（PWM）或脉冲密度调制信号（PDM）。低通滤波器将输入的数字信号转化为模拟电压信号输出到音频插孔上。通过控制内置蜂鸣器来输出音乐。设计了四个寄存器，功能分别是：state:乐谱状态机，用于状态计数；count：计数器，用于累加计数；count_end：存储对应不同音阶的乐谱参数；count1：

2021-07-05 18:25:44 1889 1

原创时序电路状态机-连续加法计算器

关于组合逻辑时序逻辑，<=,=，电平触发和边缘触发时序逻辑用<=（非阻塞赋值）组合逻辑用=（阻塞赋值）组合逻辑一般采用电平触发：always @ *时序逻辑一般采用时钟边沿触发：always @( posedge clk)暂存问题：reg型变量和wire型变量与上面的关系1.非阻塞赋值和阻塞赋值与是否是reg型变量和wire型变量无关？关于利用verilog将二进制码转换为十进制BCD码利用verilog将二进制码转换为十进制BCD码...

2021-05-28 09:59:46 561

原创 C++停车场问题总结

1.头文件问题error: redefinition of ‘xxx’问题的解决2.main函数代码#include<cctype>#include "NODE.h"using namespace std;int main(){ int n; gotoxy(46, 7);// color(3);// cout << "停车场管理系统";// inform(35, 11, 35, 13, 35, 15, 35, 17, 35, 19);//Start:

2021-05-27 14:31:08 852

原创 matlab viterbi译码详解

close all;clear all; clc;%卷积编码器的子生成元g1=111,g2=101%x为输入的待译码序列x=importdata('data.txt');%长度不限，只需要长度为偶数a=size(x); %输入序列的长度s=a(2)/2; %译码后的m序列长度为x的一半m=zeros(1,s); %最终结果存放ma=zeros(1,s); %存放Fa路径的mb=zeros(1,s); %存放Fb路径的mc=zeros(1,s); %存

2021-05-26 12:24:52 3693 9

原创 matlab如何进行txt文件读取数据/写入数据

matlab如何进行txt文件读取数据/写入数据读取importdata函数：x=importdata('data.txt');写入fid=fopen('result.txt','w');fprintf(fid,'%d ',out);fclose(fid);

2021-05-26 11:16:15 568

转载 verilog中向量与数组的区别

verilog中向量与数组是两个不同的概念。 reg [7:0] count表示一个位宽为8位的向量；reg count [7:0] 表示一个一维数组，数组中的元素是位宽为1的变量；reg [7:0] count [3:0] 表示一个有4的元素的一维数组，数组中的元素是位宽为8的变量。在赋值时，我们可以直接对整个向量赋值，也可以只对向量中的某些位赋值，但是不能直接对整个数组赋值，只能对数组的某个变量或者数组的某个变量的某些位赋值。直接对数组赋值，或者将数组的值赋给其他变量，都会产生错误。—————————

2021-05-25 20:55:30 1136

qq_45325783的博客