【FPGA开发】vivado综合设置：flatten_hierarchy

概述

flatten_hierarchy 是Xilinx Vivado设计套件中的一个综合（synthesis）选项，它控制着设计层次结构的处理方式。在Vivado中，flatten_hierarchy 参数决定了设计在综合过程中是否被展平，以及如何展平。

当设计包含多个模块（或子模块）并且这些模块之间存在层次结构时，flatten_hierarchy 参数可以帮助决定如何处理这些层次结构。

1. none:

• 当设置为 none 时，综合工具不会对设计进行展平，而是保持与原始RTL（寄存器传输级）代码相同的层次结构。
• 这种情况下，综合工具会尽量保持设计的原始结构不变，即不执行跨模块的优化。
• 使用此选项有助于调试，因为综合后的设计与原始RTL代码结构更为接近，更容易识别信号路径。

2. full:

• 当设置为 full 时，综合工具会将整个设计展平，仅保留顶层模块。
• 展平之后，设计中的所有子模块都会被展开并合并到顶层模块中。
• 这种方式可以实现更高级别的优化，但可能会使设计的层次结构变得不清晰，难以追踪原始模块间的界限。

3. rebuilt (default):

• 当设置为 rebuilt 时，综合工具会在优化设计的同时，尽可能地保持原始的层次结构。
• 这种模式下，工具会根据需要展平部分层次以进行优化，但在综合完成后会尝试重建原始的层次结构。
• 这是一种折衷方案，在优化和保持层次结构之间取得平衡。

如何设置？

1. 如果你想在综合后查看特定模块内部的信号波形，可以将 flatten_hierarchy 设置为 none，这样综合后的设计会保留原有的层次结构，便于使用Vivado的Debug工具查看信号。
2. 当你的设计中有大量的重复模块或者子模块时，推荐将 flatten_hierarchy 设置为full，通过展平整个设计，综合工具可以更好地识别这些重复的逻辑，并可能将其合并成更高效的硬件实现。这有助于减少资源消耗。
3. 如果你不确定如何设置 flatten_hierarchy ，或者你的设计没有特别复杂的需求，那么使用默认设置rebuilt是最佳选择。