问题记录与解决
关注
分享
扫一扫
文章平均质量分 53
各种问题记录与解决方法合集
伊丽莎白鹅
想要顺利毕业的伊丽莎白鹅/(ㄒoㄒ)/
展开
-
TI官网下载芯片原理图文件和封装文件导入Altium Designer 21.0.9
TI官方下载封装导入AD进行使用。原创 2024-08-18 15:38:17 · 1173 阅读 · 0 评论 -
ViVado SDK闪退解决方法
使用Vivado 2018.3的SDK时，SDK无响应强行关闭了，重新打开Vivado SDK时一直闪退的解决办法。原创 2024-04-24 12:27:01 · 1391 阅读 · 0 评论 -
Vivado 内部调用IP核的文件无法添加到bd文件中
内部调用了IP核的模块无法添加到bd文件中的解决办法原创 2024-03-22 13:42:23 · 401 阅读 · 2 评论 -
Vivado Combinatorial Loop Alert问题 [DRC LUTLP-1]
Vvado综合和布局布线都通过了但是无法生成bit文件，提示Combinatorial Loop Alert，错误如下图。在RTL图中可以看到LUT的输出连接到了输入上，这个就是。在代码中我并未找到导致这种情况发生的地方，如果遇到类似的问题先检查自己的代码是不是存在组合逻辑连接出现了问题，如果没问题再考虑通过设置去解决问题。原创 2024-03-21 15:46:19 · 4217 阅读 · 0 评论 -
论文阅读--Analysis of Intermodulation Distortion in OFDM Based Transmitter Using EER Technique 待更新
论文信息：Matejka, S. (2016). Analysis of Intermodulation Distortion in OFDM Based Transmitter Using EER Technique. Radioengineering, 25, 390-398.原创 2024-03-05 00:32:38 · 472 阅读 · 0 评论 -
ZYNQ Vivado更新硬件后SDK不更新问题解决办法
软件版本 Vivado 2018.3Vivado更新硬件导出后，按正常SDK会自动检测到hdf文件的变化跳出更新提示（如下图所示）。但是我的项目如果是复制的或者是长时间没打开的更新硬件配置导出后SDK不更新就不会自己更新。原创 2024-02-26 10:07:38 · 2701 阅读 · 0 评论 -
Xilinx SDK 程序下载时卡死解决方法
在调试一个带ILA的工程时，Vivado端我打开了ILA的信号抓取，因为PS端我想重新下载一个程序我就忘记关闭了。我再次进行SDK的下载就卡在99%，如果强行关闭会有报错(图是网上找的，这一步我没截取到)接下来我无论是重新上电，停止下载，即使重启Vivado、SDK也无法解决问题方法都会出现下载卡在57%的情况。停止下载会出现以下窗口。原创 2023-09-17 19:11:40 · 1184 阅读 · 1 评论 -
Xilinx SDK2018.3 : undefined reference to “xxx“问题解决办法
在使用LWIP时，很多相关的函数被标为未定义，但是每一个函数都是可以找到定义文件。原创 2023-09-15 12:02:34 · 1805 阅读 · 1 评论 -
WSL下使用USB/IP 连接 USB 设备
WSL调用USB原创 2023-05-08 13:51:33 · 1232 阅读 · 1 评论 -
ZYNQ PS-PL ILA联调注意事项
简单记录联调过程原创 2022-11-01 18:57:22 · 3265 阅读 · 0 评论 -
电路设计笔记
有点乱的电路笔记原创 2022-09-25 19:12:27 · 96 阅读 · 0 评论