伊丽莎白的学习之路

本文是对AXI总线学习整理。AXI（Advanced Extensible Interface）高级拓展总线是AMBA（Advanced Microcontroller Bus Architecture）高级微控制总线架构中的一个高性能总线协议，由ARM公司开发。AXI总线协议被广泛应用于高带宽、低延迟的片上系统（SoC）设计中，尤其是在处理器、存储器、外设之间的数据传输。

调试阶段是通过 JTAG 接口将 FPGA 配置文件和应用程序下载到 ZYNQ 器件中。但在实际应用中需要程序在上电或者复位时让程序自动运行，这个过程需要启动引导程序（Boot Loader）的参与。Boot Loader 会加载 FPGA 配置文件，以及运行在 ARM 中的软件应用。

CIC (Cascaded Integrator-Comb) 滤波器是一种常用的数字信号处理滤波器，主要用于降采样（decimation）和升采样（interpolation）操作，它具有简单的硬件实现、高效的运算速度以及适用于需要快速处理的应用场景等优点。

将信号的振幅变化按比例地变换成脉冲宽度的变化，得到脉冲宽度调制(PDM)。详细的原理理论可以参考该文：[文献阅读--Pulse-Width Modulation]，本文主要介绍PDM的FPGA实现，PDM的生成方式很多具体形式根据需求会有所不同

本实验使用ZYNQ的PL(FPGA)对LMX2571芯片进行配置，包含相关的原理和软件使用资料。

PetaLinux是一个由Xilinx公司提供的嵌入式Linux开发工具套件，专门用于在Xilinx器件上构建、定制和部署嵌入式Linux系统。这个工具套件旨在简化嵌入式系统的开发过程，特别是针对使用Xilinx的可编程逻辑器件的系统。PetaLinux是Xilinx zynq 的嵌入式 Linux 软件开发工具，它用来裁剪和生成 zynq 的操作系统，并不是 Linux 本身。

实验数据从PC端一直到DAC输出的过程在框图中看着简单，但在实际调试中遇到了很多的bug和曲折，matlab生成的代码也是存在一定的问题对FPGA设计不熟练的话很容易遇到很多难以发现和解决的问题。这个东西也是抽空做一点慢慢搭起来的，虽然在某些问题上花费了很大的精力但是我也学到了很多东西，各种开发调试的经验。

Simulink生成HDL的方法可以快速设计出工程，并结合FPGA验证，相比于手写HDL代码虽然存在代码优化不足的问题。但是方法适合做工程的快速验证和基本框架搭建。

本实验将实现参考文章中的PS-PL间的数据转发功能。实验中PS端的数据存在DDR中，PS端通过AXI-stream FIFO将数据转变为流模式输出。

* 基本参数设置 */2500//udp传输来的指令存放数组//收到的数据长度//GIC 中断管理/* 开发板MAC地址 *//* 开启中断系统 *//* 添加本机IP地址，远端设备IP在udp.process.c中设置 *///初始化lwIP库/* 添加网络接口并将其设置为默认接口 */if (!return -1;//启动网络//初始化UDPwhile (1)/* 将MAC队列中的包传输的LwIP/IP栈中 */

虽然zynq的ARM是硬核，但是也需要我们建立工程并添加IP模块，这里的工程建立参考《ALINX–PS开发手册》

数字下变频芯片功能软件仿真和验证，实验基于Matlab实现GC4016芯片中信号处理部分的功能仿真，并用Verilog语言进行功能实现。

AXI-DMA：实现从 PS 内存到 PL 高速传输高速通道 AXI-HPAXI-Stream 的转换AXI-FIFO-MM2S：实现从 PS 内存到 PL 通用传输通道 AXI-GPAXI-Stream 的转换AXI-Datamover：实现从 PS 内存到 PL 高速传输高速通道 AXI-HPAXI-Stream 的转换，只不过这次是完全由 PL 控制的，PS 是完全被动的。

采用复数IQ信号结合DAC芯片的实现各种调制---IQ-SSB，ZYNQ

RAM 类型选择单端口，简单双端口(输入输出都只有一个口，一读一写)，双端口。设置写数据时的输出新数据(默认):在写入过程中，新数据出现在输出端口dout。旧数据:在写过程中，旧数据出现在输出端口dout。这部分应该是决定了写数据时的时序设置RAM初始值RAM的初始数据。实验中我将数据直接存入了初始值中，使用时直接不断循环地址进行读取。

Simulink生成HDL的方法可以快速设计出工程，并结合FPGA验证.

Simulink CIC插值模块学习使用

AXI_Stream_FIFO使用，注意不是AXI_Stream_DATA_FIFO。实验目的是不使用DMA实现AXI4 与 AXI_Stream 的数据转换。

FIFO存储器是一个先入先出的双口缓冲器，即第一个进入其内的数据第一个被移出，其中一个是存储器的输入口，另一个口是存储器的输出口。

Vivado DDS; DDS（Direct Digital Synthesis，直接数字频率合成），作为信号发生器使用，在Quartus中也叫NCO（Numerically Controlled Oscillator，数字控制振荡器），是软件无线电中的重要组成部分。

zynq--PL 的"Hello World"LED 实验一、创建工程二、编写代码三、添加约束四、代码仿真五、下载验证六、信号抓取ILA