Rocket-chip学习笔记(1)——rocket生成器内部结构
文章目录
rocket生成器内部结构
1、Tiles
(1)rocket
图示为双rocket核系统,rocket核为有序执行,可以替换为BOOM核,BOOM核为乱序执行。
有序执行指系统会一直执行某一程序直至终了,乱序执行指系统会提前执行之后的语句,以避免资源的浪费,个人认为在某种意义上和Pipeline技术类似,但比一般的Pipeline利用率更高。
(2)PTW
page-table walker的缩写,意为页表查找。
page-table意为页表,指包含了逻辑地址和物理地址之间映射关系的对应表。
逻辑地址指CPU所生成的地址。CPU产生的逻辑地址被分为 :p (页号) 它包含每个页在物理内存中的基址,用来作为页表的索引;d (页偏移),同基址相结合,用来确定送入内存设备的物理内存地址。物理地址指内存单元看到的地址。
逻辑地址转换成物理地址的过程是:用页号p去检索页表,从页表中得到该页的物理块号,把它装入物理地址寄存器中。同时,将页内地址d直接送入物理地址寄存器的块内地址字段中