![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字电路
文章平均质量分 93
我是蒸饺吖~
没有绝对安全的系统
展开
-
小学期-中期总结报告
中期总结报告原创 2022-06-22 14:46:51 · 1532 阅读 · 1 评论 -
小学期实训-智慧电子时钟
项目选题为智慧电子时钟,相对于传统时钟,该智慧时钟有实时时钟、实时日期、光照与温度显示、闹钟设置、闹钟关闭密码设置功能。原创 2022-06-22 14:43:49 · 1221 阅读 · 0 评论 -
模型机设计
模型机设计报告一、设计目的 完整、连贯地运用《数字逻辑》所学到的知识,熟练掌握EDA工具基本使用方法,为学习好后续《计算机原理》课程做铺垫。二、设计内容①按照给定的数据通路、数据格式和指令系统,使用EDA工具设计一台用硬连线逻辑控制的简易计算机;②要求灵活运用各方面知识,使得所设计的计算机具有较佳的性能; ③对所设计计算机的性能指标进行分析,整理出设计报告。18 RAA[1..0],RWBA[1..0] 分别选择读取寄存器A,B,C中...原创 2021-01-04 10:48:30 · 3673 阅读 · 0 评论 -
实验四 模型机时序部件的实现
实验四 模型机时序部件的实现一、实验目的 1.熟悉计数器、寄存器和 RAM 的工作原理。 2.了解模型机中 SM 的作用。 3.学会使用 VHDL 语言设计时序电路。二、实验内容 1.用 VHDL 语言设计 SM; 2.用 VHDL 语言设计一个 8 位的指令计数器 PC; 3.用 VHDL 语言设计 3 个 8 位寄存器组成的寄存器组,实现读写操作。 4.用 LPM_RAM_IO 定制一个 256*8 的 RAM,实现对...原创 2020-12-20 22:51:06 · 1629 阅读 · 0 评论 -
实验三 简易模型机中组合部件的实现
实验三 简易模型机中组合部件的实现一、实验目的 1.了解简易模型机的内部结构和工作原理。 2.分析模型机的功能,设计 ALU 和移位逻辑。 3.分析模型机的工作原理,设计模型机控制信号产生逻辑。二、实验内容 1.用 VHDL 语言设计模型机的 ALU 模块; 2.用 VHDL 语言设计模型机的 移位模块; 3.用 VHDL 语言设计模型机的 控制信号产生逻辑。三、实验方法实验方法:1采用基于FPGA进行数字逻辑电路设...原创 2020-12-08 23:36:29 · 1757 阅读 · 0 评论 -
实验二 多路复用器与加法器的实现
实验二 多路复用器与加法器的实现一、实验目的 1.熟悉多路复用器、加法器的工作原理。 2.学会使用 VHDL 语言设计多路复用器、加法器。 3.掌握 generic 的使用,设计 n-1 多路复用器。 4.兼顾速度与成本,设计行波加法器和先行进位加法器。二、实验内容 1.用 VHDL 语言设计 8 重 3-1 多路复用器; 2.用 VHDL 语言设计 n-1 多路复用器,调用该 n-1 多路复用器定制为 8-1 多路复用器。...原创 2020-11-23 15:42:13 · 2516 阅读 · 0 评论 -
实验一 软件操作、译码器实现
实验一 软件操作、译码器实现一、实验目的 1.熟悉译码器的工作原理。 2.熟悉Quartus II仿真软件的基本操作,了解各种设计方法。二、实验内容 1、熟悉QuartusII软件的基本操作,了解各种设计输入方法(原理图设计、文本设计、波形设计) 2、用原理图和VHDL语言设计一个异或门,最后仿真验证。 3.用原理图和VHDL语言设计一个3-8译码器,最后仿真验证。 4.用VHDL语言设计模型机指令译码器,最后仿真验证。三...原创 2020-11-11 19:58:56 · 1110 阅读 · 0 评论