计算机组成结构——ALU（主存储器）综合设计示例

最新推荐文章于 2024-11-28 10:41:47 发布

书海漫舟

最新推荐文章于 2024-11-28 10:41:47 发布

阅读量2.4k

点赞数 6

分类专栏：计算机组成与结构笔记

本文链接：https://blog.csdn.net/qq_45760401/article/details/115329452

版权

该文详细分析了如何设计CPU与不同类型存储芯片的连接，包括1K*4位RAM、4K*8位RAM、8K*8位RAM、2K*8位ROM、4K*8位ROM、8K*8位ROM等，采用全译码方式，针对8K系统程序区、16K用户程序区和4K程序工作区，结合MREQ和WR信号，利用74138译码器进行片选逻辑设计，同时讨论了字扩展和位扩展的需求以及大地址译码和小地址译码的选择。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

题目：设CPU有16根地址线、8根数据线，并用MREQ作为访存控制信号（低电平有效），用WR作为读/写控制信号（高电平
为读，低电平为写）。现有下列存储芯片：1K * 4 位RAM、4 K * 8 位RAM、8 K * 8 位RAM、2 K * 8 位ROM、4 K * 8
位ROM、8 K * 8位ROM 及