自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(7)
  • 问答 (1)
  • 收藏
  • 关注

原创 哈希表(Hash Table)简介

哈希表是一种数据结构,它通过哈希函数将键映射到表中的位置,以便快速检索。它具有常数时间的平均时间复杂度(O(1)),因为通过哈希函数计算出的位置可以直接访问。

2023-11-16 17:39:41 41 1

原创 ADB | pull | logcat | grep

ADB。

2023-11-13 17:41:07 102

原创 Qt timerEvent 实现简单秒表

#ifndef WIDGET_H#define WIDGET_H//头文件#include<QWidget>#include<QObject>#include<QTimerEvent>#include<QTimer>namespace Ui {class Widget;}class Widget : public QWidget{ Q_OBJECTpublic: explicit Widget(QWidget *.

2021-07-19 21:10:48 402

原创 verilog 数电实验 占空比测量仪 自己写的不是很好

用到了PLLmodule lab_7(clk,ft,rst_n,c0,out,led,d0,d1,d2,d3,BITS,DIGS);input clk;input ft;input rst_n;//拨1测量周期,拨0测量占空比output c0;output led;reg [15:0]T;//测量周期reg [15:0]T2;//测量高电平时间output [15:0]out;wire ft_state_rise,ft_rise,ft_down;//ft_state上升沿检测...

2021-07-19 21:00:00 1340 1

原创 51单片机导航旋钮控制Lcd12864

参考电路效果没有字库,代码太长就不贴出来了,写的也不是很好,想要的私信我就好了

2021-07-19 20:59:36 1494 18

原创 Verilog 数电实验萤火虫 自己写的不是很好

module dwc_3809_6(clk, rst_n, f0, f1, f2, p, sta); input wire clk; input wire rst_n; input wire f0; input wire sta; input wire p; output wire f1; output wire f2; dwc_3809_6_transmission U2( .clk(clk), .rst_n(rst_n), .f0(f0),...

2021-07-19 20:29:40 998 4

原创 Verilog 数电实验 分频器 很简单的

module fpj_4(clk,sel,c0,c1,c,cnt0,cnt1,x1,x2); //分频3809和13809,占空比20%input clk,sel;output reg c0=0;output reg c1=0;output reg c=0;output reg x1=0;output reg x2=0;output reg [16:0]cnt0=17'b0;output reg [12:0]cnt1=13'b1;always@(posedge clk)begin.

2021-07-19 20:14:56 732 2

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除