1.电路中所有D触发器应接同一时钟。
2.D触发器输入与输出会有一个时钟的时延。
3.D触发器的接下来一段时间的值是看clk左端的采样时的输入信号,其作为输入端是clk上升沿后的数据影响电路信号。
立减 ¥
请填写红包祝福语或标题
红包个数最小为10个
红包金额最低5元
抵扣说明:
1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。 2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。