UVM
文章平均质量分 95
UVM基础知识,适合初学者
自强不息的马IC
这个作者很懒,什么都没留下…
展开
-
UVM的sequence机制
控制并产生一系列事务,并将事务发送给driver的一套机制是一个过程,需要消耗仿真时间,需要用在task phase当中(1)控制何时产生、发送事务(2)产生事务(3)发送给driver。原创 2024-10-05 16:31:08 · 245 阅读 · 0 评论 -
寄存器模型
bus2reg:自定义类转换为uvm_reg_bus_op类型的事务对象,转换后的事务对象被寄存器模型分析,更新寄存器模型中相关寄存器的值。当中,作为平台组件的一部分,这样scoreboard可以通过寄存器模型提供的API间接访问DUT的寄存器和存储器模型,这样。uvm_reg_block基类扩展:包含两个寄存器和一个存储器,并进行了映射,这些地址为以后的操作提供了信息。,访问的结果也由寄存器模型返回,可以使用read、write读取或者向寄存器中写入值。寄存器模型是寄存器的存储器和寄存器的镜像。原创 2024-10-02 23:31:56 · 762 阅读 · 0 评论