总线协议+高速接口

已于 2024-03-29 17:16:45 修改
阅读量234 收藏 2
点赞数 8
文章标签： 网络
于 2024-03-29 09:43:48 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_46075386/article/details/137132537
版权
本文概述了高速串行通信的历史，包括信号处理、接口类型（如SPI、UART、I2C）、协议设计（如数据报、数据包、数据帧），以及硬件层的总线协议（如AMBAAHB、APB、AXI）和高速接口如DDR和PCIe。详尽解析了串行通信的关键技术和面试重点。
摘要由CSDN通过智能技术生成

高速串行简史（一）：信号、接口、协议及总线 - 知乎 (zhihu.com)

一 通信协议

1 软件层（网络层）

对数据，添加标识【数据类型、接收端、发送端、传输方式】和控制信息，然后进行封装【数据报、数据包、数据帧】

2 硬件层【串行\并行   全双工\半双工    同步\异步  】

SPI

UART

IIC

串口通信————UART、I2C、SPI详解（总结篇）_spi,uart,i2c-CSDN博客

一文吃透常见通讯协议（SPI、IIC、UART、CAN）[面试重点]_面试回答uart i2c spi can的问题-CSDN博客

二 总线协议-硬件层【AMBA】

1 AHB

2 APB

3 AXI

AMBA总线学习(1) - 知乎 (zhihu.com)

三 高速接口

DDR

PCIE

自强不息的马IC
关注
高速总线RapidIO协议1.3
02-19
RapidIO是一种开放的互连标准，可被广泛应用、灵活的、可扩展的系统交换结构，主要应用于嵌入式基础设施类设备，如网络设备、存储系统和通信系统。RapidIO是基于存储器地址的低迟延包交换协议，具有高度的可扩展性、可靠性、不依赖于操作系统，它支持多重处理并对应用软件透明。 RapidIO主要用于短距离的系统内部互连，支持芯片到芯片和板到板通信，可以实现1Gbps到60Gbps的全双工通信速率。 RapidIO定义了并行与串行两种接口。这两种接口在物理层的定义以及外部引脚方面均有不同。总体来说，并行接口可提供比串行接口更低的事务延迟，更适合于作为高性能微处理器的直接系统接口；串行接口需要的外部引脚比并行接口要少很多，更适合用于通过背板的通信、DSP以及相关串行控制平面应用等。无论是串行或并行接口，均具有相同的编程模型、事务处理与寻址机制。
【高速接口-RapidIO】1、RapidIO协议概述
xingsongyu的博客
05-11 1777
原文：https://www.cnblogs.com/liujinggang/p/9925859.html 一、RapidIO背景介绍 RapidIO是由Motorola和Mercury等公司率先倡导的一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接。 　　RapidI0采用三层分级体系结构,...
AMBA总线协议与PCIe总线协议的区别
最新发布
awawwaw的博客
08-24 376
文章目录AMBA总线协议与PCIe总线协议的区别 AMBA总线协议与PCIe总线协议的区别 区别项 AMBA总线协议 PCIe总线协议 设计目标 嵌入式系统和片上系统（SoC） 高性能计算设备和外设互连 应用场景 手机、嵌入式设备、家电等 PC、服务器、高性能计算设备 主要版本 APB、AHB、AXI PCIe 1.0至PCIe 5.0 数据传输模式 总线仲裁和时分复用（TDM） 点对点串行通信 传输机制 单一和突发传输，主从架构 全双工传输，支持多条Lane并行传输 数
高速串行接口协议Interlaken_Protocol_Definition
11-17
The two dominant high-speed chip-to-chip interface protocols for networking applications are XAUI [1] and SPI4.2 [2]. While SPI4.2 offers important advantages in channelization, programmable burst sizes, and per-channel backpressure, the excessive width of the interface limits its scalability, and the source-synchronous nature of the protocol reduces its effective reach. Conversely, XAUI is a narrow 4-lane interface, offers long reach, and suits a variety of implementations: FR4 on PCB, backplanes, and cable. Yet as a packet-based interface it lacks channelization and flow control, restricting it from several applications. And both protocols offer only fixed configurations, limiting the ability of the designer to tailor the interface capacity to the application. This document defines a new protocol, Interlaken, that enables the design of a narrow, high-speed, channelized packet interface.
FPGA高速接口设计之SpaceWire——总线协议概述
热门推荐
Melvin Dong的博客
07-22 1万+
目录 一、SpaceWire总线协议概述 1、物理层 2、信号层 2.1 低电压差分信号（LVDS）技术 2.2 数据-滤波（DS）编码技术 3. 字符层 3.1 控制字符 3.2 数据字符 3.3 时间接口 4 交换层 4.1 概述 4.2 链路初始化 4.3 链路状态 4.4 流量控制 4.5 发送字符的优先级 4.6链路错误及恢复 5 数据包层 6 网络层...
FPGA高速接口设计之SpaceWire——总线协议概述 fpga开发.pdf
04-22
FPGA高速接口设计之SpaceWire——总线协议概述 fpga开发.pdf
各种接口协议汇总
weixin_38489928的博客
02-15 1186
高速接口
基于CPLD的PLC背板总线协议接口芯片设计
01-19
摘要：设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程，25MHz下背板总线工作...
EDA/PLD中的基于CPLD的PLC背板总线协议接口芯片设计
10-21
摘要：设计了一组基于CPLD的PLC背板总线协议接口芯片，协议芯片可以区分PLC的背板总线的周期性数据和非周期性数据。详细介绍了通过Verilog HDL语言设计状态机、协议帧控制器、FIFO控制器的过程，25MHz下背板总线工作...
PXI总线接口协议
01-14
### PXI总线接口协议详解 #### 一、概述 PXI（PCI Extensions for Instrumentation）总线接口规范是专为测试与测量应用设计的一种工业标准。它基于成熟的PCI（Peripheral Component Interconnect）技术，并结合了...
FPGA航空总线协议接口电路解析
08-14
《FPGA航空总线协议接口电路解析》 在航空电子系统中，数据总线起着至关重要的作用，其中MIL-STD-1553B航空总线协议因其高可靠性和灵活性，成为军用航空航天领域广泛应用的标准。这种协议是基于1973年军标1553的...
高速串行协议
zyf0806的博客
09-15 1660
1、10GBASE-KR 在背板接口标准中（802.3ap），10G背板目前存在并行和串行两种版本。 并行（10GBASE-KX4)将10G信号拆分为4条通道，每条通道的速率都是3.125Gb/s（类似于XAUI，XAUI的全称是：10 Gigabit Attachment Unit Interface）。 串行（10GBASE-KR）定义了一条通道，采用64b66b编码方式，速率为10.3125Gb/s。 目前对于总带宽有较高需求或者需要解决走线密集度过高的背板，许多芯片供应商提供SerDes芯片均采用1
高速串行总线—Rapid IO
weixin_49574391的博客
11-06 824
Rapid IO 是一种高性能、 低引脚数、 基于数据包交换的互连体系结构，是为满足和未来高性能嵌入式系统需求而设计的一种开放式互连技术标准。RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板（Backplane）连接”。
UART、I2C、USB、SPI、CAN、Jtag、PCI/PCIE协议汇总
生活需要深度
03-10 4494
协议 通信方式 UART 串行全双工 I2C
总线协议三（附链接集合）
weixin_46817835的博客
05-23 384
一、PCI总线 二、PCIE总线 三、USB接口协议
高速串行总线系列（2）高速串行总线技术总览
Reborn Lee
12-17 7336
本文只是简单介绍一下各种嵌入式高速串行总线的使用场景以及定位。
【高速接口-RapidIO】3、RapidIO串行物理层的包传输过程
塔克拉玛与大兴安岭的博客
04-25 566
一、引言 前几篇文章已经谈到RapidIO的协议，串行物理层与控制符号。 RapidIO协议包括读事务（NREAD），写事务（NWRITE），流写事务（SWRITE），有响应的写事务（NWRITE_R），原子操作（ATOMIC），维护操作（MAINTENANCE），门铃事务（DOORBELL）和消息（MESSAGE）这几种。 RapidIO的串行物理层是基于SERDES的，关于SERDES涉及的一...
标准总线接口协议
Starry__的博客
03-17 2494
本专栏收录了FPGA&IC设计中常见的接口，以及相关的接口设计，正在更新。
总线接口 UART I2C&nbsp…
wjonuee的博客
08-30 601
UART 通用异步串行口，速率不快，可全双工，结构上一般由波特率产生器、UART发送器、UART接收器组成，硬件上两线，一收一发。   SPI 高速同步串行口，高速，可全双工，收发独立，同步接口，可实现多个SPI设备互联，硬件3~4线。   I2C 双向、两线、串行、多主控接口标准。速率不快，半双工，同步接口，具有总线仲裁机制，非常适合器件间近距离经常性数据通信，可实现设备组网。  
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值