FPGA—DDS完结

本文记录了作者初次使用FPGA进行DDS(直接数字频率合成)项目的经验。在DE2-115 FPGA开发板上,作者设计并实现了DDS系统,包括时钟、复位、 dac_data和dac_clk的控制。通过调用顶层文件和其他模块,如key_ctl和dds,成功驱动了AD9854模块。最终在示波器上得到了预期的幅频特性检测结果。
摘要由CSDN通过智能技术生成

DDS是我接触的第一个FPGA的项目
首先拿到这个题目,就给予简单的感觉,当时在做简易幅频特性检测仪使用过DDS,不过那是使用的AD9854模块,历程啥的淘宝有,但由于实验室买的年代久远,我还是自己敲的驱动,不过大多是根据各大同伴敲得的。
我用的FPGA是DE2-115的。
通过定义的时钟,复位键,dac_data,dac_clk

input wire	sys_clk;
input wire	sys_rst_n;
input wire	key_add;
input wire	key_sub;
input wire	[1:0] key;
output wire	[7:0] dac_data;
output  wire      dac_clk;

再通过顶层文件的调用其它文件,key_ctl,dds

.sys_clk(sys_clk),
	.sys_rst_n(sys_rst_n),
	.key_add(key_add),
	.key_sub(key_sub),
	.FREQ_CTRL(SYNTHESIZED_WIRE_3)
sys_clk(sys_clk),
	.sys_rst_n(sys_rst_n),
	.FREQ_CTRL(SYNTHESIZED_WIRE_3),
	.wave_select(SYNTHESIZED_WIRE_1),
	.data_out(dac_data));
	

最终示波器的效果:
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

capkin

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值