EDA技术
文章平均质量分 74
去哪啊到二仙桥
在黑暗中大雪纷飞的人啊
展开
-
FPGA 之 FIFO 求和算法
要实现 FIFO求和,FIFO IP 核必不可少,需要用它用来做求和数据缓存。FIFO 是存储器的一种,满足先进先出原则,前面对它已经有了详细介绍,大家可自行翻阅我前面的博客。要完成 3 行数据的 FIFO求和,需要调用 2 个 FIFO IP 核,当数据开始输入时,将数据的第 0 行数据存储到 fifo1 中,将第 1 行数据存储到 fifo2 中,当数据的第 2 行的第 0 个数据输入的同时,读取写入 fifo1 中的的第 0 个数据和写入 fifo2 中的第 ...原创 2022-02-02 17:27:33 · 2118 阅读 · 1 评论 -
VGA控制代码编写
前面我们讲了VGA的显示原理,https://blog.csdn.net/qq_51264805/article/details/122305848接下来我们进行代码的编写,代码分为四个模块:时钟生成模块;VGA时序控制模块;VGA图像数据生成模块;顶层模块。其中时钟生成模块可以用PLL锁相环二分频产生25MHz的VGA时钟信号,图像生成模块可以根据自己要显示的图形编写,顶层模块就是将前三个模块汇总,因此这三个模块就不过多赘述。这个理我们主要讲述VGA控制模块。 ...原创 2022-01-04 16:59:30 · 1916 阅读 · 4 评论 -
VGA显示原理、时序标准及相关参数
在博客https://blog.csdn.net/qq_51264805/article/details/122304834?utm_source=app&app_version=4.21.0&code=app_1562916241&uLinkId=usr1mkqgl919blen中我们对VGA进行了简单介绍。下面就VGA显示原理进行说明:VGA 显示器显示图像,并不是直接让图像在显示器上显示出来,而是采用扫描的方式,将构成图像的像素点,在行同...原创 2022-01-04 16:45:00 · 14937 阅读 · 6 评论 -
VGA显示接口简介
图像显示设备在日常生活中随处可见,例如家庭电视机、计算机显示屏幕等,这些设备之所以能够显示我们需要的数据图像信息,归功于视频传输接口。常见的视频传输接口有三种:VGA 接口、DVI 接口和 HDMI 接口,目前的显示设备都配有这三种视频传输接口。 三类视频接口的发展历程为 VGA→DVI→HDMI。其中 VGA 接口出现最早,只能传输模拟图像信号; 随后出现的 DVI 接口又分为三类:DVI-A、DVI-D、DVI-I,分别可传输纯模拟图像信号、纯数字图像信号和兼容模拟、...原创 2022-01-04 16:18:41 · 8543 阅读 · 1 评论 -
FPGA Verilog设计之二进制转BCD代码编写
BCD 码(Binary-Coded Decimal),又称二 - 十进制码,使用 4 位二进制数来表示 1 位十进制数中的 0~9 这 10 个数码,是一种二进制的数字编码形式,用二进制编码的十进制代码。原创 2021-11-21 22:26:36 · 2663 阅读 · 0 评论 -
FPGA之状态机简述
状态机简写为 FSM(Finite State Machine),也称为同步有限状态机,我们一般简称 为状态机,之所以说“同步”是因为状态机中所有的状态跳转都是在时钟的作用下进行的,而“有限”则是说状态的个数是有限的。状态机根据影响输出的原因分为两大类,即Moore 型状态机和 Mealy 型状态机,其共同点是:状态的跳转都只和输入有关。区别主要是在输出的时候:若最后的输出只和当前状态有关而与输入无关则称为 Moore 型状态机;若最后的输出不仅和当前状态有关还和输入有关则称为 Mea...原创 2021-11-21 21:51:26 · 550 阅读 · 0 评论 -
用FPGA实现流水灯
如果大家之前玩过单片机肯定知道,流水灯实验绝对是一个经典的例程,其效果是让排成一排的 led 灯依次闪亮,其原理就是依次控制每个连接到 led 灯的 I/O 电平的高低,我们本次的实验是让 led 灯依次闪亮的间隔为0.5s,也就是让 led 灯每次只亮一个,每次亮的时间为 0.5s。 下面是LED灯原理图首先用Visio软件进行绘图:先将时钟和复位的波形画出,如图所示,这两个是输入信号,所以我们用绿色标注。因为 led 灯依次闪亮的间隔时间...原创 2021-10-27 15:10:53 · 1601 阅读 · 0 评论 -
用FPGA实现半加器
首先,让我们区别一下半加器与全加器。半加器(HA)有两个代表数字(A0,B0)有两个输出端,用于输出和S0及进位C1(只考虑两个1位二进制数A和B相加,不考虑低进位来的进位数相加称为半加)全加器(FA)有三个输入端,以输入Ai、Bi、Ci,有两个输出端Si,Ci+1(除了两个1位二进制数,还与低位向本位的进数相加称为全加器。)半加器没有接收进位的输入端,全加器有进位输入端,在将两个多位二进制数相加时,除了最低位外,每一位都要考虑来自低位...原创 2021-10-19 14:34:28 · 1274 阅读 · 0 评论 -
FPGA—简单组合逻辑—译码器
首先,什么是38译码器?38译码器,顾名思义,3线8线译码器,3线指三位二进制数字,会组成000到111共8个不同的数字,所以有八种状态,所以取名三八译码器,4线16线也是如此。 一般来说,38译码器有A1、A2、A3分别为输入端,G1为使能端的高电平,Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7分别为输出端。下面是38译码器真值表: 代码中,输出out是上图真值表的反码,即输入000输出0000_0001,首先用Visio软件进行绘...原创 2021-10-16 15:19:49 · 2839 阅读 · 0 评论 -
FPGA的原理与结构
FPGA器件总体结构:由逻辑功能块排列成阵列组成,并由可编程的内部连线连接这些逻辑功能块来实现不同的设计。 FPGA的编程配置元件是静态随机存储器SRAM。 由于SRAM容易制造,且可重复编程,使用次数几乎无限,所以能够实现更高密度,更高集成度,更复杂的可编程逻辑器件。典型的FPGA通常包含三类基本资源: 可编程逻辑功能块(CLB): 多个逻辑功能块通常规则地排成一个阵列结构,分布于整个芯片,完成用户指定的逻辑功能; 可编程输入/输出块(IOB): 完成芯片内部逻辑与外部...原创 2021-09-09 21:21:57 · 1459 阅读 · 1 评论 -
PLD基本原理与结构
PLD与 或 阵列结构:任何一个逻辑函数都可以用与—或逻辑式表示,亦即用一个与—或阵列来实现。例:Y1 = A · B + A '· C Y2 = A' · B + B · C'PLD是在上述与—或阵列的基础上配以输入和输出电路而实现的。 输入信号通过“与”矩阵组合成为乘积项,这些乘积项在“或”矩阵中相加,经输出单元或宏单元输出。 PLD查找表结构:查找表的概念 (FPGA) 将函数值放在存储电路中,其地址为输入变量,输出为逻辑函数值。...原创 2021-09-09 21:05:22 · 2082 阅读 · 1 评论 -
EDA可编程逻辑器件基础(PLD分类介绍)
专用集成电路(ASIC):面向专门用途而区别于标准逻辑电路、通用存储器及通用微处理器电路的IC,它是根据某一用户的特定要求,能以低制作成本、短交货周期供货的半定制、定制电路以及PLD和FPGA电路。 可编程逻辑器件(PLD):是作为专用集成电路ASIC领域中的一种半定制电路。它是一种已完成了全部工艺制造、可直接从市场上购得的产品,用户只要对它编程就可实现所需要的电路功能。分类 可编程逻辑器件按照集成度可分为,(1)低密度可编程逻辑器件(...原创 2021-09-09 20:52:16 · 5846 阅读 · 0 评论 -
EDA技术概论
今天介绍一下EDA技术 EDA (Electronic Design Automation) 即电子设计自动化。 EDA技术就是以计算机为工作平台,以EDA软件工具为开发环境,以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。 EDA技术的发展大致可以分为三个阶段:①第一代,CAD(Computer Aided Design计算机辅助设计) ②第二代,CAE(Computer Aided Engineering计算...原创 2021-09-03 22:25:19 · 4154 阅读 · 0 评论