存储器 \color{olive}{\huge{存储器}} 存储器
存储器分类
-
存储介质分类
①. 半导体存储器: T T L TTL TTL、 M O S MOS MOS(集成度高) 易失 \red{易失} 易失
②. 磁表面存储器:磁头、载磁体
③. 磁芯存储器:硬磁铁材料,环状原件
④. 光盘存储器:激光、磁光材料
②、③、④不易失 \red{②、③、④不易失} ②、③、④不易失 -
按存取方式分类
①. 随机访问 \color{olive}{随机访问} 随机访问(存取时间与物理地址无关)
随机存储器: \red{随机存储器:} 随机存储器:程序执行过程中 可读可写 \blue{可读可写} 可读可写。
只读存储器: \red{只读存储器:} 只读存储器:程序执行过程中 只读 \blue{只读} 只读。
②. 串行访问 \color{olive}{串行访问} 串行访问(存取时间与物理地址有关)
顺序存取存储器:磁带
直接存取存储器:磁盘 -
在计算机中的作用分类
存储器层次结构
缓存——主存层次和主存——赋存层次
\color{olive}{缓存——主存层次和主存——赋存层次}
缓存——主存层次和主存——赋存层次
C
P
U
CPU
CPU与主存之间的传输速度差距太大,使用一个缓存(
C
a
c
h
e
\red{Cache}
Cache)作为中介,弥补两者速度差。
主存储器
-
主存储器的基本构成
M A R : \red{MAR:} MAR:存放的是即将要访问的位置的地址。必须经过编译等操作才能进入存储体。
M D R : \red{MDR:} MDR:存放的是数据,根据读写控制电路的读写表示,通过数据总线将存放的数据进行传输。 -
C P U CPU CPU和主存的联系
M D R MDR MDR可以让 C P U CPU CPU和主存进行数据交换,但是一般只有 C P U CPU CPU中的 M A R MAR MAR才会将访问的存储位置地址通过地址总线传输给主存( 单向 \red{单向} 单向)。 -
主存中存储单元的地址分配
存放 12345678 H 12345678H 12345678H这个数据的时候,有两种存储方式:
①. 大端存储: \blue{大端存储:} 大端存储:
从高位字节到低位字节进行顺序存储,并且 高位字节 \red{高位字节} 高位字节地址是字地址。
②. 小端存储: \blue{小端存储:} 小端存储:
从低位字节到高位字节进行存储,并且 低位字节 \red{低位字节} 低位字节地址是字地址。
-
主存的技术指标
半导体存储芯片的基本结构
其中对于芯片的容量描述就是:
芯片容量描述:地址线寻址能力
(
2
n
)
∗
数据线的条数
(
n
位
)
芯片容量描述:地址线寻址能力(2^{n}) * 数据线的条数(n位)
芯片容量描述:地址线寻址能力(2n)∗数据线的条数(n位)
片选线
\red{片选线}
片选线
C
E
‾
:
\blue{\overline{CE}:}
CE:芯片选择线
C
E
‾
:
\blue{\overline{CE}:}
CE:芯片使能线
💥💥💥💥
作用:
\color{olive}{作用:}
作用:
要求一次能够取出八位数,那么需要八个芯片作为一组进行数据读取。并且所包含的存储空间数量变成了
64
K
64K
64K,那么这样的组需要
4
4
4组。
使用片选线,连接组内的芯片。第一组分到的存储空间是
0
−
(
16
K
−
1
)
0 - (16K - 1)
0−(16K−1),第二组分到的是
16
K
−
(
32
K
−
1
)
16K - (32K - 1)
16K−(32K−1),第三组分到的是
32
K
−
(
48
K
−
1
)
32K - (48K - 1)
32K−(48K−1),第四组分到的是
48
K
−
(
64
K
−
1
)
48K - (64K - 1)
48K−(64K−1)。当地址信号来的时候,片选线就会自动选择相应地址中的芯片有效。
读写控制线
\red{读写控制线}
读写控制线
W
E
‾
:
\blue{\overline{WE}:}
WE:(低电平写,高电平读)
O
E
‾
:
\blue{\overline{OE}:}
OE:(允许读)表示
C
P
U
CPU
CPU要把相关存储矩阵中的值写入到了数据线之中进行传输了。
W
E
‾
:
\blue{\overline{WE}:}
WE:(允许写)表示要把数据线中的数据写入到相关的存储空间之中。